模拟子系统
Analog subsystem：模拟子系统用于配置设备中模拟模块（即 ADC 和 DAC）使用的灵活电压基准。VREFHIx 引脚电压可由外部驱动，也可由内部带隙电压基准产生。内部电压基准范围可以选择为 0V 至 3.3V 或 0V 至 2.5V。
Ganged pins：在引脚数较少的封装中，多个 VREFHI 引脚被组合在一起，也就是说，由于器件的引脚数限制，ADC 之间会共享模拟 VREF 引脚。为了避免 ADC 内部参考模式与外部参考模式之间可能出现的引脚冲突，应始终将联动引脚的参考电压设置配置为相同的设置。VREFHIB 和 VREFHIC 总是组合在一起用于 F28004x。
- External reference for VREFHIx
默认情况下，内部生成的带隙电压基准为 ADC 逻辑供电。但是，根据应用需求，您可以启用外部基准，以便 ADC 逻辑使用外部电压基准。
- VREFHIx
ADC 逻辑采用内部带隙电压基准范围，为 0V 至 3.3V 或 0V 至 2.5V。
