MATLAB 和 Simulink 培训

课程详细信息

本课程为期两天,介绍如何使用 HDL Coder™ 和 HDL Verifier™ 从 Simulink® 模型生成和验证 HDL 代码。

内容包括:

  • 准备 Simulink 模型用于生成 HDL 代码
  • 为兼容的 Simulink 模型生成 HDL 代码和 testbench
  • 执行速度和面积优化
  • 集成手写代码和已有 IP
  • 使用 testbench 和协同仿真验证生成的 HDL 代码

第 1 天,共 1 天


准备 Simulink 模型用于生成 HDL 代码

目标:准备 Simulink 模型用于生成 HDL 代码。不需要优化的简单模型生成 HDL代码和testbench。

  • 准备 Simulink 模型用于生成 HDL 代码
  • 生成 HDL 代码
  • 生成 testbench
  • 使用 HDL simulator 验证生成的 HDL 代码

定点精度控制

目标:建立生成的 HDL 代码和模型中特定的 Simulink 模块之间的对应关系。使用定点工具完成模型定点架构。

  • 定点扩展和继承
  • 定点设计工作流程
  • 使用Fixed-Point Advisor
  • 使用Fixed-Point 工具
  • 命令行界面

多速率模型生成 HDL 代码

目标:多速率模型生成 HDL 代码。

  • 准备多速率模型用于生成 HDL 代码
  • 单个及多个时钟引脚生成 HDL 代码
  • 理解和应用跨时钟域技术

第 2 天,共 2 天


优化生成的 HDL 代码

目标:使用传递途径满足设计的时序要求。为面积优化使用特定的硬件实现和进行资源共享。

  • 使用HDL Workflow Advisor 生成 HDL 代码
  • 通过传递途径满足时序要求
  • 为兼容性 Simulink 模块选择特定的硬件实现
  • 在子系统中共享 FPGA/ASIC 资源
  • 验证优化的 HDL 代码是位周期精确的
  • 将 Simulink 模块映射到 FPGA 相应的硬件资源

使用本地浮点

目标:在 HDL 代码中执行浮点值和运算。

  • 使用本地浮点的原因和情况
  • 使用 HDL Coder 生成目标独立的 HDL 代码
  • 定点和浮点比较
  • 优化浮点执行

外部 HDL 代码与生成的 HDL 代码接口

目标:设计中集成手写 HDL 代码和/或供应商的 IP。

  • 外部 HDL 代码接口

通过协同仿真验证 HDL 代码

目标:在 Simulink模型中使用 HDL simulator 验证 HDL 代码。

  • 使用 Simulink 验证 HDL 组件
  • 使用黄金模型比较手写 HDL 代码
  • 合并 HDL 代码和 Simulink 进行仿真

难度: 高级

课程要求:

持续时间: 2 天

语言: English, 한국어