LTE HDL Toolbox

 

LTE HDL Toolbox

为 FPGA 和 ASIC 的 LTE 通信子系统建模

 

LTE HDL Toolbox™ 在 Simulink® 中为在 FPGA 和 ASIC 上进行 LTE 无线通信子系统设计和实现提供了基于采样的算法模块。工具箱算法、基于帧与基于采样的处理之间的网关以及参考应用,可让您在 Simulink 中组建 LTE 基带通信子系统。

可以修改参考应用以集成到自己的设计中。对部署于 FPGA 和 ASIC 之上的原型或产品,LTE 工具箱的算法实现了针对有效使用资源和性能专门做了优化。

该工具箱算法旨在生成 VHDL® 和 Verilog®(使用 HDL Coder™)的可读、可综合的代码。对于 LTE 设计的无线测试,可以将发射机和接收机模型连接到无线电设备(通过 Communications System Toolbox™ 硬件支持包)。

 

参考应用硬件子系统

集成经过 FPGA 验证的预置子系统以提高系统设计效率。

LTE 小区搜索、MIB 和 SIB1 恢复

使用此子系统可检测和解调 eNodeB 信号以及解码主信息块 (MIB) 和系统信息块 (SIB1) 信息以便在 FPGA 或 ASIC 应用中使用。它支持 FDD 和 TDD 模式,且已在硬件中经过验证,可检测三个不同大陆上的 LTE 信号。

Filtered OFDM (F-OFDM) 发射机

浏览此示例以了解如何在硬件中实现 F-OFDM 调制(正在 5G 通信系统中使用)。此技术在快速傅里叶逆变换 (IFFT) 之后应用滤波器以改进带宽,同时维持复杂符号的正交性。

示例 F-OFDM 发射机波形频谱。

LTE 和 Wireless IP 模块

使用经过硬件验证的流式算法可更快地设计无线通信子系统。

LTE IP 模块

LTE HDL Toolbox 中的知识产权 (IP) 模块可让您对特定于 LTE 的算法(如 Turbo、卷积和 CRC 编码器与解码器以及 OFDM 解调器)的高效硬件实现进行建模和仿真。然后可以使用 HDL Coder™ 生成可综合的 VHDL 或 Verilog RTL 代码。

具有控制信号总线的针对 HDL 优化的 LTE Turbo 和 CRC 解码器。

多重标准 IP 模块

可将经过硬件验证的构建模块(如 Viterbi 解码器、depuncturer 和可变大小 FFT)用于无线标准的硬件实现(包括 LTE、WLAN、数字视频广播 (DVB)、WiMAX® 和 HiperLAN 以及数字卫星通信)。

使用 Depuncturer 和 Viterbi 解码器模块对采用 WLAN 编码速率进行编码的样本进行解码。

使用 LTE 黄金参考进行验证

将基于帧的算法和测试平台连接到流式硬件实现,以进行高效验证。

帧与样本之间的转换

将基于帧的波形从 MATLAB® 和 LTE Toolbox™ 转换为带有控制信号的样本流,以便在硬件中进行处理。然后将流硬件输出转换为帧,以便根据您的黄金参考算法进行验证。

帧到样本的转换和控制信号生成。

HDL 和 FPGA 协同仿真

使用 HDL Verifier™,通过 RTL 仿真或连接到 MATLAB 或 Simulink 测试环境的 FPGA 开发套件,验证硬件子系统。

HDL Verifier 支持使用 Xilinx®、Intel® 和 Microsemi® FPGA 板进行 FPGA 在环验证。

FPGA、ASIC 及 SoC 部署

轻松将您的无线应用程序定位到 FPGA 硬件,以通过实时无线信号进行测试,并重复使用相同的模型进行生产部署。

软件无线电 (SDR) 平台

下载适用于 Zynq® SDR 的 Communications Toolbox™ 硬件支持包以使用 HDL Coder™ 对常用 SDR 设备进行设置和定位,从而对无线应用和 LTE 参考应用进行原型设计。

生产部署

使用 HDL Coder 从硬件子系统模型生成高质量、与目标无关的 RTL 和 AXI 接口。

使用 SoC 互连接口生成代码。 

最新功能

SIB1 参考应用

在 FPGA 或 ASIC 上实现 LTE 系统信息块类型 1 (SIB1) 恢复子系统

Viterbi 解码器和 Depuncturer 模块

将 Viterbi 算法与打孔、终止和截短模式一起使用以对编码位流进行卷积解码

关于这些功能和相应函数的详细信息,请参阅发行说明

获取免费试用版

30 天探索触手可及。

马上下载

准备购买?

获取详细价格和并探索相关产品。

您是学生吗?

获得 MATLAB 和 Simulink 学生版软件。

了解更多