采用基于模型的设计进行 FPGA、ASIC 和 SoC 开发
了解如何让算法团队和数字硬件团队合作开展设计和验证，探索实现选项、更早验证并生成验证组件。
视频
跟随我们的免费入门教程，在两小时的学习中掌握 MATLAB 基础，包括常用功能和工作流。
交互式在线培训
跟随我们的免费入门教程，在三小时的学习中了解如何在 Simulink 中创建、编辑和仿真模型。
交互式在线培训
本课程为期三天，将全面介绍 MATLAB 科学计算环境。
交互式在线培训或教师授课培训
本课程为期两天，面向未接触过 Simulink 系统和算法建模以及设计验证的工程师。
教师授课培训
了解基于模型的设计，以及如何使用 Simulink 创建模块图和简单模型。
文档
该视频指南分为五个部分，可帮助您了解如何使用 MATLAB 进行 FPGA 设计。探索面向 FPGA 或 ASIC 目标硬件设计信号处理算法时需要考虑的关键因素。
视频
本教程将演示如何使用 HDL Coder 在 FPGA 硬件上实现音频信号处理算法
博客文章
了解如何将信号处理和通信设计从浮点转换成 FPGA 上的高效定点实现。
网络研讨会录像
直接从单精度、双精度或半精度浮点模型生成不依赖于特定目标的、可综合的 VHDL 或 Verilog 代码。
视频演示
在功能安全的背景下进行基于模型的 FPGA 和 ASIC 设计
如何在遵守 ISO 26262、IEC 61508 或 IEC 62304 等功能安全标准的同时，在 FPGA、ASIC 和 SoC 上设计并实现信号处理、控制设计和视觉算法。
视频
本教程将指导您完成在 FPGA 硬件中实现 MATLAB 算法所需的各项步骤。
文档和示例
这些指南可帮助您了解如何在设计中运用 HDL Coder，包含部分概念的示例讲解。
文档和示例
本课程为期三天，将从 FPGA 结构内实现的角度回顾 DSP 基础知识。
教师授课培训
本课程为期两天，介绍如何使用 HDL Coder 和 HDL Verifier 从 Simulink 模型生成和验证 HDL 代码。
教师授课培训
了解如何为 FPGA 编程或 ASIC 原型和设计生成 VHDL 和 Verilog 代码。
文档
使用 DSP HDL Toolbox 的 FFT 模块的内置模块参数，工程师可以快速探索架构实现、仿真硬件延迟，并在基于采样或基于帧的处理中流式传输馈入数据，以满足高速要求。
视频
使用 MATLAB 和 Simulink 进行 FPGA、ASIC 和 SoC 开发
了解 MATLAB 和 Simulink 中的高层次设计功能如何帮助缩短 ASIC 和 FPGA 项目的设计与验证时间。HDL Coder 为此设计环境和 HDL Verifier 提供了业界领先的设计验证工具的链接。
视频
Cadence Stratus HLS 的从 MATLAB 生成 SystemC 代码的工作流
了解如何使用 HDL Coder 生成针对 ASIC 优化的 MATLAB 代码实现。生成可综合的定点 SystemC 代码以及 SystemC 测试平台，以用于 Cadence Stratus HLS 高级综合工具。
视频
From Algorithms to FPGA / ASIC Implementation with MATLAB and Simulink
Learn about the high-level design of FPGAs and ASIC with MATLAB and Simulink through live demonstrations using HDL Coder. The demonstration covers a step-by-step process from initial models, hardware construct incorporation, and RTL code generation.
视频
生成 SystemVerilog DPI 组件以加快创建验证环境，通过 MATLAB 或 Simulink 仿真与 HDL 仿真之间的协同仿真来调试问题，并了解如何通过更广泛的协作尽早消除 Bug。
网络研讨会录像
使用 HDL Verifier 从 MATLAB 生成 DPI-C 模型
使用 HDL Verifier 从 MATLAB 生成用于 UVM 仿真的 SystemVerilog DPI-C 参考模型。
视频演示
生成 SystemVerilog DPI 以进行模拟混合信号验证
将混合信号 Simulink 模型导出到 SystemVerilog 仿真器中。
视频
使用 HDL Verifier 导入手写或旧版 VHDL 或 Verilog，以与 Simulink 进行协同仿真。
视频演示
本教程介绍如何插入功能以从 FPGA 原型中提取数据，然后在 MATLAB 和 Simulink 中进行调试
博客文章
以 MATLAB 为 AXI 主 IP 控制赛灵思 FPGA 和 Zynq SoC 板
在 HDL Verifier 中，以 MATLAB 为 AXI 主 IP，可以获得直接通过 MATLAB 会话读/写赛灵思 (Xilinx®) FPGA 和 Zynq® SoC 板载内存位置的权限。了解如何运用此方法控制 HDL Coder 生成的 IP 核。
视频演示
了解如何使用 HDL 仿真器和 FPGA 板测试并验证 FPGA、ASIC 及 SoC 的 Verilog 与 VHDL 设计。
文档
ASIC Testbench for HDL Verifier
ASIC Testbench for HDL Verifier 是一项附加功能，它使 HDL Verifier 能够从 MATLAB 或 Simulink 生成测试平台组件，并将其导入通用验证方法 (UVM) 或 SystemVerilog 环境中。
文档
将 UVM 与 SystemVerilog 测试平台从 MATLAB 和 Simulink 导出到 ASIC/FPGA 生产环境和 Cadence、Siemens、Synopsys 及 AMD 仿真器的。
视频
建模和仿真 | 使用 SoC Blockset 设计从 FPGA 到处理器的数据路径
使用 SoC Blockset 设计和仿真包含 FPGA 和处理器算法以及内存接口在内的整个应用，然后再部署到硬件。
视频
使用 MATLAB 和 Simulink 进行软件无线电设计
了解如何使用 MATLAB 和软件无线电 (SDR) 平台实时捕获和处理无线数据。
网络研讨会录像
使用 MATLAB 和 Simulink 开发面向 RFSoC 的无线电应用。 (4 个视频)
了解如何在 Xilinx Zynq UltraScale+ RFSoC 平台上设计和实现距离-多普勒雷达。对访问外部内存和任务调度所产生的效应进行仿真，然后借助代码生成和部署来验证行为。
视频
了解将视觉处理算法部署到 FPGA 硬件的注意事项、工作流和方法
系列视频
了解如何设计深度学习、计算机视觉以及信号处理应用，并部署到赛灵思 Zynq FPGA、NVIDIA GPU，以及 CPU。使用基于 MATLAB 的工作流，对基于 FPGA 的应用中的深度学习网络进行原型设计。
视频
了解如何使用基于模型的设计开发飞行控制系统，在片上系统 (SoC) 实现软件（C 代码）和 FPGA（HDL 代码）。
视频
Simulink 实时仿真与测试的 CPU、FPGA 和 I/O 解决方案
本场网络研讨会概述了 MathWorks 和 Speedgoat 针对 RCP/HIL 的实时仿真和测试 (RTST) 解决方案。您可以脱离桌面仿真环境，使用硬件和 I/O 对控制设计进行实时测试。
网络研讨会录像
了解 HDL Coder 如何使用 HDL 代码实现 Simscape 模型，在 Speedgoat 实时目标机的 FPGA 上进行硬件在环测试。
网络研讨会录像
使用 MATLAB 和 Simulink 对 AMD Zynq SoC 进行编程
本实践课程为期两天，重点介绍如何在 Simulink 中开发和配置模型，以及如何在赛灵思 Zynq-7000 All Programmable SoC 上进行部署。
教师授课培训
本实践课程为期一天，重点介绍如何在 MATLAB 和 Simulink 中进行软件无线电的建模设计，以及如何在 ADI RF SOM 上进行配置和部署。
教师授课培训
了解电机控制工程师为何越来越多地考虑在设计中使用 FPGA 和 SoC，以及他们如何借助 Simulink 以最少的 FPGA 编程量实现这类部署。
视频演示
