Objective: 配置 Zynq-7000 平台和 MATLAB 环境。

• Zynq-7000 简介
• 设置 Zynq 平台和软件
• 配置 MATLAB 环境
• 测试与 Zynq 硬件的连接性

Objective: 配置 Simulink 代码生成的嵌入式代码并且有效分析生成的代码。

• 嵌入式应用架构
• 生成 ERT 代码
• 代码模块
• 生成代码的数据结构
• Simulink模型的 HDL 代码生成设置
• 使用 HDL Workflow Advisor

Objective: 使用 HDL Workflow Advisor 配置Simulink 模型，生成 HDL和C代码，并把代码部署到 Zynq 平台。

• 为可编程逻辑配置子系统
• 配置目标接口和外设
• 生成IP核并且与SDK集成
• 建立和部署FPGA位流
• 生成和部署软件接口模型
• 外部模式参数标定

Objective: 在处理系统和可编程逻辑通信中使用不同的AXI接口。

• AXI接口简介
• AXI4-Lite应用
• 使用AXI4流
• AXI4性能考虑

Objective: 使用处理器在环验证Zynq平台算法并且在生成算法中配置执行时间。

• Zynq 中处理器在环(PIL) 工作流程
• 使用模型引用进行 PIL 验证
• PIL 代码执行配置
• PIL 考虑因素

Objective: 使用UDP 接口传输 Simulink 和 Zynq 平台实时应用的数据。

• 数据接口简介
• 配置 UDP 模块用于数据流
• 同步 Simulink 和 Zynq 数据
• 与AXI流的数据接口
• 分区设计
• 数据接口考虑因素

Objective: 开发设备驱动集成处理系统外设。

• 开发设备驱动流程
• 使用Legacy Code Tool
• GPIO 接口
• 交叉编译设备驱动

Objective: 为Vivado创建和组合可重用的IP，注册定制化板和引用设计。

• 定制引用设计的目的
• 创建Vivado的可重用IP
• 引用设计简介
• 定制引用设计
• 注册板和定制引用设计