使用 MATLAB 和 Simulink 对 Xilinx Zynq SoC进行编程

本课程为期两天，介绍如何在Simulink^®环境开发和配置模型从而将系统部署在Xilinx^®的Zynq^®-7000可编程SoC上。本课程主要针对对使用Embedded Coder^®和HDL Coder^®进行代码生成、验证和软件部署感兴趣的软/硬件联合设计的Simulink^®用户。

本课程会为学员提供一套ZedBoard开发板用于课间及课后实践操作。

内容包括：

Zynq平台介绍及环境搭建
Embedded Coder代码生成介绍
IP核的产生和部署
采用外部模式进行参数标定
PIL处理器在环系统验证
与实时应用程序的数据接口
开发驱动
设计分割

了解详细课程大纲

课程要求

Simulink 系统和算法建模，（或 Simulink 汽车系统设计统，或 Simulink 航天航空系统设计 ）。C 和 HDL 编程语言。

Day 1 of 2
Zynq 平台简介和环境设置	Objective: 配置 Zynq-7000 平台和 MATLAB 环境。 Zynq-7000 简介设置 Zynq 平台和软件配置 MATLAB 环境测试与 Zynq 硬件的连接性
代码生成简介	Objective: 配置 Simulink 代码生成的嵌入式代码并且有效分析生成的代码。嵌入式应用架构生成 ERT 代码代码模块生成代码的数据结构 Simulink模型的 HDL 代码生成设置使用 HDL Workflow Advisor
IP核的产生和部署	Objective: 使用 HDL Workflow Advisor 配置Simulink 模型，生成 HDL和C代码，并把代码部署到 Zynq 平台。为可编程逻辑配置子系统配置目标接口和外设生成IP核并且与SDK集成建立和部署FPGA位流生成和部署软件接口模型外部模式参数标定
使用AXI4接口	Objective: 在处理系统和可编程逻辑通信中使用不同的AXI接口。 AXI接口简介 AXI4-Lite应用使用AXI4流 AXI4性能考虑
处理器在环验证	Objective: 使用处理器在环验证Zynq平台算法并且在生成算法中配置执行时间。 Zynq 中处理器在环(PIL) 工作流程使用模型引用进行 PIL 验证 PIL 代码执行配置 PIL 考虑因素

Day 2 of 2
实时应用的数据接口	Objective: 使用UDP 接口传输 Simulink 和 Zynq 平台实时应用的数据。数据接口简介配置 UDP 模块用于数据流同步 Simulink 和 Zynq 数据与AXI流的数据接口分区设计数据接口考虑因素
集成设备驱动	Objective: 开发设备驱动集成处理系统外设。开发设备驱动流程使用Legacy Code Tool GPIO 接口交叉编译设备驱动
定制引用设计	Objective: 为Vivado创建和组合可重用的IP，注册定制化板和引用设计。定制引用设计的目的创建Vivado的可重用IP 引用设计简介定制引用设计注册板和定制引用设计

保证开课

当您注册这些课程之一时，您可以放心，它不会因为任何原因被取消或改期。

MATLAB 和 Simulink 课程安排

当前没有此课程的排期。

系统必备组件

使用 MATLAB 和 Simulink 对 Xilinx Zynq SoC进行编程

保证开课

MATLAB 和 Simulink 课程安排

WeChat