power, .^

定点按元素求幂

全页折叠

语法

C = A.^B

C = power(A, B)

说明

C = A.^B 是求以 A 中各元素为基数，以 B 中元素为指数的幂值。

示例

C = power(A, B) 是计算 A.^B 的另一种方式。

示例

全部折叠

求矩阵的每个元素的标量次幂

打开实时脚本

创建一个定点矩阵并求它的标量次幂。

A = fi([1, 3; 4, 2])

A = 
     1     3
     4     2

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 12

C = A.^3

C = 
     1    27
    64     8

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 48
        FractionLength: 36

输入参数

全部折叠

`A` — 基数
标量 | 向量 | 矩阵 | 多维数组

基数，指定为标量、向量、矩阵或多维数组。输入 A 和 B 必须具有相同的大小或具有兼容的大小（例如，A 是一个 M×N 矩阵，B 是标量或 1×N 行向量）。

`B` — 指数
标量

指数，指定为非负的实整数值标量。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | logical | fi

输出参量

全部折叠

`C` — 幂
标量 | 向量 | 矩阵 | 多维数组

幂，以与输入 A 具有相同维数的数组形式返回。当 A 有局部 fimath 对象时，输出 C 也有相同的局部 fimath 对象。数组幂运算始终使用默认 fimath 设置来执行。

扩展功能

全部展开

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

使用说明和限制：

当指数 B 为变量时，控制 fimath 的 ProductMode 属性必须为 SpecifyPrecision。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

两个输入都必须为标量，并且指数输入 B 必须为常量整数。

版本历史记录

在 R2010a 中推出

全部展开

R2021a: 对于 `power, .^` 的 `fi` 输入，改善了其数值准确性和生成代码的效率

Fixed-Point Designer™ 现在改善了仿真和生成代码中 power 函数的定点输入的数值准确性。此外，生成的代码效率更高。

另请参阅

power | mpower

power, .^

语法

说明

示例

求矩阵的每个元素的标量次幂

输入参数

A — 基数 标量 | 向量 | 矩阵 | 多维数组

B — 指数 标量

输出参量

C — 幂 标量 | 向量 | 矩阵 | 多维数组

扩展功能

C/C++ 代码生成 使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

R2021a: 对于 power, .^ 的 fi 输入，改善了其数值准确性和生成代码的效率

另请参阅

`A` — 基数
标量 | 向量 | 矩阵 | 多维数组

`B` — 指数
标量

`C` — 幂
标量 | 向量 | 矩阵 | 多维数组

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

R2021a: 对于 `power, .^` 的 `fi` 输入，改善了其数值准确性和生成代码的效率