主要内容

vertcat

垂直串联 fi 对象数组

说明

AB 中的任何一个是 fi 对象时,C = vertcat(A,B)B 垂直串联到 A 的末尾。

AB 必须具有相同的列数。多维数组沿第一个维度垂直串联。其余维度必须匹配。

示例

A1,A2,…An 中的任一项是 fi 对象时,C = vertcat(A1,A2,…An) 垂直串联 A1,A2,…An

AB 必须具有相同的列数。多维数组沿第一个维度垂直串联。其余维度必须匹配。

vertcat 等效于使用方括号垂直串联数组。例如,当 AB 是兼容数组时,[A; B] 等于 vertcat(A,B)

水平和垂直串联可以组合在一起,如 [a b;c d]

如果 a 的行数等于 b 的行数,并且 a 的列数加上 b 的列数等于 c 的列数,则允许 [a b; c]

串联表达式中的矩阵本身可以通过串联形成,如 [a b;[c d]]

注意

fi 对象 C 的串联矩阵的 fimathnumerictype 对象取自列表 A1,A2,…An 中最左边的 fi 对象。

示例

示例

全部折叠

创建两个矩阵并垂直串联它们 - 首先使用方括号表示法串联,然后使用 vertcat 串联。

A = fi([1 2 3; 4 5 6])
A = 

     1     2     3
     4     5     6

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 12
B = fi([7 8 9],0,8)
B = 

     7     8     9

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Unsigned
            WordLength: 8
        FractionLength: 4
C = [A; B]
C = 

    1.0000    2.0000    3.0000
    4.0000    5.0000    6.0000
    7.0000    7.9998    7.9998

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 12
D = vertcat(A,B)
D = 

    1.0000    2.0000    3.0000
    4.0000    5.0000    6.0000
    7.0000    7.9998    7.9998

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 12

请注意,串联矩阵 Dnumerictype 取自输入列表中最左边的 fi 对象。

输入参数

全部折叠

第一个输入,指定为标量、向量、矩阵或多维数组。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持:

第二个输入,指定为标量、向量、矩阵或多维数组。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持:

输入的列表,指定为以逗号分隔的元素列表,这些元素按其在列表中指定的顺序串联。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持:

扩展功能

全部展开

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

在 R2006a 之前推出

另请参阅

| | |