Stop Simulation

当输入为非零值时使仿真停止

全页展开

库:
Simulink / Sinks
HDL Coder / Sinks

描述

当输入为非零值时，Stop Simulation 模块将使仿真停止。在停止之前，仿真会完成当前时间步。如果模块的输入为向量，则任何非零的向量元素都会导致仿真停止。

如果您在 For Iterator 子系统中使用 Stop Simulation 模块，停止操作将在执行完子系统在一个时间步中的所有迭代之后发生。在下一个时间步开始之前，停止操作不会中断仿真。

您不能使用 Stop Simulation 模块暂停仿真。要创建暂停仿真的模块，请参阅使用 Assertion 模块暂停仿真。

示例

全部展开

结合使用 Stop Simulation 模块与 Relational Operator 模块

打开模型

此示例说明如何结合使用 Stop Simulation 模块和 Relational Operator 模块来控制仿真停止的时间。在仿真模型时，模型会在仿真时间达到 10 时停止仿真。

扩展示例

防抱死制动系统建模

此示例说明如何对一个简单的防抱死制动系统 (ABS) 进行建模。此模型对车辆在紧急制动情况下的动态行为进行仿真。该模型表示单个车轮，可以重复多次以创建多轮车辆的模型。

打开模型

端口

输入

全部展开

Port_1 — 输入信号
标量 | 向量 | 矩阵

当输入信号为非零值时使仿真停止。此端口接受 double 或 Boolean 数据类型的实信号。

数据类型: double | Boolean

模块特性

数据类型	`Boolean` \| `double`
直接馈通	`否`
多维信号	`否`
可变大小信号	`否`
过零检测	`否`

扩展功能

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

不建议用于生产代码。涉及到嵌入式系统中常见的资源限制以及对速度和内存的限制。生成的代码可以包含内存的动态分配和释放、递归、额外的内存开销以及长短不等的执行时间。虽然代码在功能上有效并且在资源丰富的环境中可接受，但较小的嵌入式目标通常不能支持此类代码。通常情况下，模块会向适合生产代码的方向发展。因此，适合生产代码的模块仍然适用。

当停止条件为 true 时，生成的代码停止执行。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

HDL 架构

架构	描述
无 HDL	不为此模块生成 HDL 代码。

HDL 模块属性

PreserveUpstreamLogic

控制是否删除未连接的逻辑。默认值为 off，这意味着未连接的逻辑不会保留在 HDL 代码中。有关详细信息，请参阅PreserveUpstreamLogic (HDL Coder)。

Stop Simulation

描述

示例

结合使用 Stop Simulation 模块与 Relational Operator 模块

扩展示例

防抱死制动系统建模

端口

输入

Port_1 — 输入信号
标量 | 向量 | 矩阵

模块特性

扩展功能

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。

版本历史记录

另请参阅

主题

Stop Simulation

描述

示例

结合使用 Stop Simulation 模块与 Relational Operator 模块

扩展示例

防抱死制动系统建模

端口

输入

Port_1 — 输入信号 标量 | 向量 | 矩阵

模块特性

扩展功能

C/C++ 代码生成 使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成 使用 Simulink® PLC Coder™ 生成结构化文本代码。

版本历史记录

另请参阅

主题

WeChat

Port_1 — 输入信号
标量 | 向量 | 矩阵

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。