检查死逻辑

R2026b

mathworks.hism.hisl_0101

自 R2022a 起

依赖关系: Simulink^® Check™ 和 Simulink Design Verifier™

用法: 高完整性系统建模

规范: hisl_0101：防止导致死逻辑的操作以提高代码合规性

描述

此检查用于标识导致死逻辑的模块和操作。

此检查对模型执行 Simulink Design Verifier 分析。

Elements under review:

使用模型顾问配置编辑器，通过指定输入参数来定义分析范围。

参数	描述
跟随链接	验证并追踪 Simulink 模型内的链接。 on（默认）\| off
查看封装内部	指定是否在分析中包含封装模型元素。 all（默认）\| none\| graphical\| functional all - 检查分析包含所有封装模型元素。 none - 检查分析排除封装模型元素。 graphical - 检查分析仅包含图形封装模型元素。 functional - 检查分析仅包含功能封装模型元素。

参数

描述

跟随链接

验证并追踪 Simulink 模型内的链接。

on（默认）| off

查看封装内部

指定是否在分析中包含封装模型元素。

all（默认）| none| graphical| functional

查看该检查所标记的违规以及用于修复问题的建议操作。应用更改后，请保存模型并重新运行检查分析。

建模条件	建议的操作
模型中的模块或操作导致死逻辑。	更改模型以防止出现死逻辑。