检测常见的设计错误

打开实时脚本

执行设计错误检测分析之前，请使用缺陷检查器检查模型中的缺陷。缺陷检查器在整个开发阶段会报告模型中的缺陷数，包括诸如除以零、整数溢出、死逻辑和数组越界等常见和关键的设计错误。

使用缺陷检查器

打开模型 sldvexDetectDesignErrorsExample。在 Design Verifier 选项卡上，验证是否选择了缺陷检查器。

或者，在“配置参数”对话框的 Design Verifier > 设计错误检测窗格中，验证是否选择了缺陷检查器。

configuration_dialog_ded_defect_checker.png

执行分析

要使用缺陷检查器检测常见的设计错误，请在 Design Verifier 选项卡上，点击检测设计错误。

Simulink Design Verifier 会分析 sldvexDetectDesignErrorsExample 模型中是否存在缺陷，并在“结果摘要”窗口中显示分析期间发现的缺陷的数量。

detect_defects_defect_checker.png

分析结果表明，模型中存在三个缺陷。您可以通过点击 HTML 或 PDF 在“结果摘要”窗口中查看详细的分析报告。该报告显示了 Sum、Divide 和 Abs 模块的运行时错误目标以及反例。有关目标状态的详细信息，请参阅查看结果。

defect_checker_report.png

该报告中的分析信息章节指出，缺陷检查器分析执行了简化的常见缺陷检查。