使用 MATLAB 和 Simulink 进行 HDL 代码验证和调试

第1天 (共2天)

FPGA 和 ASIC 设计的验证与调试工作流

目标: 概述使用 MathWorks 工具的验证和调试工作流。

• 回顾稳健测试平台的重要性。
• 探索用于验证生成 HDL 代码和手写 HDL 代码的工作流。
• 了解硬件调试和原型构建选项。
• 安装必需的附加功能和硬件支持包。

测试平台生成

目标: 介绍使用基于模型的设计、仿真、代码覆盖率和自动化测试平台生成进行全面的 HDL 验证的高级方法。

• 基于测试计划开发测试激励，利用模型覆盖率确保全面性。
• 使用 HDL 仿真器和生成的测试平台对生成的 HDL 代码执行验证。
• 使用代码覆盖率来识别未经测试的代码部分并提高测试完整性。
• 通过联合仿真在 Simulink 中验证生成的 HDL 代码。
• 从完整的 Simulink 模型自动生成 SystemVerilog DPI 测试平台并执行它以进行验证。

联合仿真

目标: 通过将 MATLAB 和 Simulink 集成到联合仿真工作流中，实现 HDL 和 Simulink 模型的联合仿真，从而验证和分析 HDL 代码。

• 通过联合仿真使用 MATLAB 和 Simulink 验证现有 HDL 代码。
• 使用 Simulink Test 将联合仿真模型集成到基于仿真的测试环境中。
• 直接从 HDL 仿真器调用 MATLAB 函数。
• 使用联合仿真模块将 HDL 代码与 Simulink 模块一起进行仿真。

第2天 (共2天)

FPGA 在环

目标: 准备必要的工具以在 FPGA 板上验证设计。使用 FPGA 在环来验证实现的设计，无论它们源于生成的还是手动编写的 HDL 代码。

• 识别 FPGA 在环 (FIL) 仿真的合适用例。
• 为 FIL 设置硬件和软件环境。
• 使用 HDL 工作流顾问对自动生成的 HDL 代码执行 FIL 验证。
• 使用 FIL 向导创建一个 FIL 模块并在 MATLAB 或 Simulink 中使用它。
• 通过帧处理缩短 FIL 仿真时间。
• 将在板上运行的设计与“黄金参考模型”进行比较。

FPGA 数据采集

目标: 从运行的 FPGA 设计中采集实时数据以查看和调试内部信号。将采集的数据导入 MATLAB 或 Simulink 中以进行全面的调试和分析。

• 将数据采集功能集成到 HDL IP 中并将其部署到 FPGA 硬件。
• 使用 FPGA 数据采集 App 从 FPGA 板采集和分析实时数据。
• 配置触发和采集条件以优化数据采集。
• 使用 MATLAB 自动化 FPGA 数据采集工作流。
• 为现有 HDL 设计生成和配置 FPGA 数据采集 IP 核。
• 在 Simulink 中使用 FPGA Data Reader 模块采集和可视化来自 FPGA 的数据。

使用 MATLAB 和 Simulink 访问 FPGA 上的 AXI 寄存器

目标: 使用 AXI 主设备从 MATLAB 或 Simulink 访问 FPGA 的片上内存位置以执行读写操作。

• 使用 AXI 主设备从 MATLAB 或 Simulink 访问 FPGA 片上内存位置以进行读写。
• 区分 AXI 主设备和 AXI 从设备的角色及其应用。
• 在 FPGA 设计中创建并部署 AXI Manager IP 核。
• 在 MATLAB 中使用 AXI 主设备对象对 FPGA 片上内存执行读写操作。