bitsll

逻辑左移位

全页折叠

语法

c = bitsll(a, k)

说明

c = bitsll(a, k) 返回定点运算的输入 a 逻辑左移 k 位的结果。bitsll 将零移至它向左移的位所在的位置。该函数不检查上溢或下溢。对于浮点运算，bitsll 执行乘以 2^k 的运算。

bitsll 忽略 fimath 属性，如 RoundingMode 和 OverflowAction。

当 a 为 fi 对象时，a 和 c 具有相同的关联 fimath 和 numerictype 对象。

示例

全部折叠

将有符号 fi 输入左移位

打开实时脚本

将有符号 fi 输入左移 1 位。

创建一个 fi 对象，并显示其二进制值。

a = fi(10,0,4,0);
disp(bin(a))

将 a 左移 1 位，并显示其二进制值。

disp(bin(bitsll(a,1)))

将 a 再左移 1 位。

disp(bin(bitsll(a,2)))

使用 fi 移位值向左移位

打开实时脚本

使用 fi 移位值将内置 int8 输入向左移位。

k = fi(2);
a = int8(16);
bitsll(a,k)

ans = int8

64

将内置 int8 输入左移位

打开实时脚本

使用 bitsll 将 int8 输入左移 2 位。

a = int8(4);
bitsll(a,2)

ans = int8

16

将浮点输入向左移位

打开实时脚本

将浮点 double 输入缩放 $2^{3}$ 。

a = double(16);
bitsll(a,3)

ans = 
128

输入参数

全部折叠

`a` — 要移位的数据
标量 | 向量 | 矩阵 | 多维数组

要移位的数据，指定为由 fi 对象或内置数值类型组成的标量、向量、矩阵或多维数组。

复数支持：是

`k` — 要移位的位数
非负整数值标量

要移位的位数，指定为非负整数值标量 fi 对象或内置数值类型。

扩展功能

全部展开

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

使用说明和限制：

生成的代码可能无法处理超出范围的移位。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

使用说明和限制：

生成的代码可能无法处理超出范围的移位。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

在 VHDL^® 代码中生成 sll 运算符。

在 Verilog^® 代码中生成 << 运算符。

版本历史记录

在 R2007b 中推出

另请参阅

bitsll

语法

说明

示例

将有符号 fi 输入左移位

使用 fi 移位值向左移位

将内置 int8 输入左移位

将浮点输入向左移位

输入参数

a — 要移位的数据 标量 | 向量 | 矩阵 | 多维数组

k — 要移位的位数 非负整数值标量

扩展功能

C/C++ 代码生成 使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成 使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

另请参阅

`a` — 要移位的数据
标量 | 向量 | 矩阵 | 多维数组

`k` — 要移位的位数
非负整数值标量

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。