times, .*

fi 对象的逐元素乘法

全页折叠

语法

C = A.*B
C = times(A,B)

说明

C = A.*B 执行 A 和 B 的逐元素乘法，并在 C 中返回结果。

times 不支持数据类型为 boolean 的 fi 对象。

示例

C = times(A,B) 是执行 A.*B 的另一种方式。

示例

全部折叠

打开实时脚本

使用 times 函数执行 fi 对象和标量的逐元素乘法。 

a=4;
b=fi([2 4 7; 9 0 2])
b = 
     2     4     7
     9     0     2

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 11

a 是双精度标量，而 b 是 fi 对象的矩阵。在 fi 和双精度值之间进行算术运算时，双精度值会转换为具有与 fi 相同的字长和符号性以及最佳精度小数长度的 fi。该运算的结果是 fi。 

c=a.*b
c = 
     8    16    28
    36     0     8

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 23

在运算过程中，将 a 转换为字长为 16 的 fi 对象。输出 c 是字长为 32 的 fi 对象，它是两个被乘数 a 和 b 的字长之和。这是因为 fimath 中 ProductMode 的默认设置是 FullPrecision。

打开实时脚本

使用 times 函数执行两个 fi 对象的逐元素乘法。 

a=fi([5 9 9; 1 2 -3], 1, 16, 3)
a = 
     5     9     9
     1     2    -3

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 3

b=fi([2 4 7; 9 0 2], 1, 16, 3)
b = 
     2     4     7
     9     0     2

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 3

c=a.*b
c = 
    10    36    63
     9     0    -6

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 6

c 的字长和小数长度等于 a 和 b 的字长和小数长度之和。这是因为 fimath 中 ProductMode 的默认设置是 FullPrecision。

输入参数

全部折叠

输入数组，指定为由 fi 对象或内置数据类型组成的标量、向量、矩阵或多维数组。输入 A 和 B 的大小必须相同或兼容。有关详细信息，请参阅基本运算的兼容数组大小。

times 不支持数据类型为 boolean 的 fi 对象。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持: 是

输入数组，指定为由 fi 对象或内置数据类型组成的标量、向量、矩阵或多维数组。输入 A 和 B 的大小必须相同或兼容。有关详细信息，请参阅基本运算的兼容数组大小。

times 不支持数据类型为 boolean 的 fi 对象。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持: 是

扩展功能

全部展开

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

在 R2006a 之前推出

全部展开

另请参阅

| | |