add

使用 fimath 对象将两个数组相加

全页折叠

语法

c = add(F,a,b)

说明

c = add(F,a,b) 使用 fimath 对象 F 将输入数组 a 和 b 相加。当您要覆盖 a 和 b 的 fimath 对象时，或当与 a 和 b 关联的 fimath 属性不同时，这很有帮助。输出 c 没有局部 fimath。

示例

示例

全部折叠

打开实时脚本

在此示例中，c 是 a 和 b 的 32 位总和，小数长度为 16。

a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
  'SumWordLength',32,'SumFractionLength',16);
c = add(F,a,b)
c = 
    5.8599

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

输入参数

全部折叠

用于相加的 fimath 对象。

操作数，指定为标量、向量、矩阵或多维数组。

a 和 b 的维度必须相同，除非其中一个是标量。如果 a 或 b 是标量，则 c 的维度与非标量对象的维度相同。

如果 a 或 b 是 fi 对象，则 a 和 b 都必须为 fi 对象。

数据类型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
复数支持: 是

算法

当您使用 add 时，不会修改 a 和 b 的 fimath 属性，并且输出 fi 对象 c 没有局部 fimath。

c = add(F,a,b)
等效于
c = removefimath(setfimath(a,F) + setfimath(b,F))

扩展功能

全部展开

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

在 R2006a 之前推出

全部展开

另请参阅

| | | | | | | |

主题