检查架构名称

检查 ID： com.mathworks.HDL.ModelChecker.runArchitectureNameChecks

检查 ID：com.mathworks.HDL.ModelAdvisor.runArchitectureNameChecks

检查生成的 HDL 代码中的 VHDL 架构名称。

描述

此检查验证当您以 VHDL 为目标语言生成代码时，架构名称是否为 rtl。此检查对应于行业标准规则的规则 1.A.F.1。

Simulink®、HDL Coder™、Fixed-Point Designer™ 和 MATLAB® Coder™ 附带。

结果和建议的操作

要消除此警告，请点击修改设置，代码生成器将 VHDLArchitectureName 设置更新为 rtl 以符合行业标准规则。

功能和限制

  • 对库模型运行。

  • 分析所有封装子系统中的内容。

  • 仅分析 Simulink 模型直接引用的函数。

另请参阅

Basic Coding Practices的规则 1.A.F.1。