Tapped Delay
将标量信号延迟多个采样周期并输出所有延迟版本
库:
Simulink /
Discrete
HDL Coder /
Discrete
描述
Tapped Delay 模块将输入延迟指定数量的采样周期,并为每个延迟提供一个输出信号。例如,当您为延迟数指定 4
且输出向量排序为“最早
”时,该模块提供四个输出 - 第一个输出延迟四个采样周期,第二个输出延迟三个采样周期,依此类推。使用此模块可以适时离散化信号,或以不同的速率对信号进行重采样。
该模块接受一个标量输入,并生成包含每个增量延迟的数据的输出向量。使用输出向量排序参数指定输出向量中的延迟信号顺序:
“
最早
”输出向量以最早的延迟版本开始,以最新的延迟版本结束的顺序。“
最近
”输出向量以最新的延迟版本开始,以最早的延迟版本结束的顺序。
通过初始条件参数指定第一个采样周期的输出向量。谨慎选择此参数可以减少不需要的输出行为。
通过采样时间参数指定采样之间的时间间隔。通过延迟数参数指定延迟数量。值 -1
指示模块通过反向传播来继承延迟数量。每个延迟相当于 Unit Delay 模块表示的 z-1 离散时间运算符。
端口
输入
输出
参数
模块特性
数据类型 |
|
直接馈通 |
|
多维信号 |
|
可变大小信号 |
|
过零检测 |
|
扩展功能
版本历史记录
在 R2006a 之前推出