本页采用了机器翻译。点击此处可查看最新英文版本。

自下而上的模型分析方法

Simulink® Design Verifier™ 软件在分析大型模型时，采用自下而上的方法最有效。在这种方法中，软件首先分析较小的模型组件，这比使用默认的 Auto test suite optimization 更快。

自下而上的方法有几个优点：

  • 它让您可以在受控环境中解决使错误检测、测试生成或属性证明的速度变慢的问题。

  • 在分析整个模型之前先解决小模型组件的问题会更高效，尤其是当模型中有无法访问且只能在模型上下文中发现的组件时。

  • 您可以更快地进行迭代 - 找到一个问题并修复它，找到另一个问题并修复它，依此类推。

  • 如果一个模型组件出现问题（例如，某个组件在仿真中无法访问），这可能会阻止软件针对大型模型中的所有目标生成测试。

对您的大型模型尝试此工作流程：

  1. 使用测试生成顾问来识别可分析的模型组件并为这些组件生成测试。有关详细信息，请参阅 使用测试生成顾问识别可分析组件。

  2. 通过添加约束或指定模块替换来解决任何问题。

  3. 分析较小的组件后，将所需的约束和替换重新应用到原始模型。分析完整模型。

    当您完成自下而上的分析时，您将拥有一个 Simulink Design Verifier 可以快速分析的顶层模型。

在系统级重用子系统的分析结果

本节解释了 Simulink Design Verifier 在单元级别运行的结果如何推广到系统级别。在某些情况下，这可以用作在系统级别运行 Simulink Design Verifier 的替代，或者限制需要在系统级别运行的检查。

以下几点描述了 Simulink Design Verifier 如何将单元级别的结果推广到系统级别：

  • 当设计错误被证明是有效的，或者如果您在单元级别发现死逻辑，则相同的结果在集成级别被视为有效（或死逻辑）。在没有系统环境的情况下，单元级别的分析允许的行为比在系统级别运行时在单元中遇到的行为受到的限制更少。换句话说，当设计误差在无约束的环境中有效时，它在更受约束的环境中也是有效的。

  • 当单元级别存在设计错误或缺少死逻辑时，集成级别的结果可能会有所不同。然后您必须在集成级别重新分析这些目标。

限制

这些限制是为了在系统级别重复使用子系统的分析结果：

  • 如果单元级别和系统级别之间的配置参数值不同，则 Simulink Design Verifier 的结果可能会在系统级别发生变化。

  • 假设该单元的输入是有限的，并且如果在单元级别运行亚正常检查，则假设该单元的输入是正常的。如果您需要将 Inf/NaN 和 subnormal 作为单位级别的输入，请考虑禁用 subnormal 检查或在集成级别进行分析。有关详细信息，请参阅 假设和限制。

  • 如果使用 sldvextract 函数，为了提取一个单元进行分析，Simulink Design Verifier 在某些情况下会插入一个 Data Store Memory 模块和 Data Store Read 和/或 Data Store Write 模块。有关详细信息，请参阅 分析从全局数据存储读取的子系统。这导致了单位级别的不同仿真行为。此外，数据存储访问冲突检查可能会遇到不同的结果。