检测整数溢出错误

此示例展示如何使用设计错误检测分析来检测模型中的整数溢出错误。Simulink® Design Verifier™ 识别可能导致整数溢出的模型构造，然后证明整数溢出在仿真期间不会发生，或者生成演示整数溢出错误的测试用例。

在此示例中，您将对模型执行设计错误检测分析，然后生成一份报告，显示哪些整数溢出目标是有效的以及哪些目标导致错误。

在命令提示符下，输入：

open_system('sldvdemo_design_error_detection');

该模型已预先配置，并在“配置参数”对话框的Design Verifier > 设计错误检测窗格中启用了整数溢出选项。

在Design Verifier选项卡上，点击检测设计错误。

该软件分析了整数溢出错误模型。分析完成后，“结果摘要”窗口将报告五个目标有效，两个目标被证伪。

要突出显示模型上的分析结果，请在“结果摘要”窗口中点击在模型上突出显示分析结果。有效目标以绿色突出显示，伪造目标以红色突出显示。

双击 Controller 子系统。单击以红色突出显示的“Sum”模块。结果检查器窗口显示整数溢出目标。

要查看导致错误的测试用例，点击查看测试用例。框架模型打开，Signal Editor模块显示导致错误的测试用例。

对于产生整数溢出的两个 Sum 模块，启用对整数溢出进行饱和处理选项。或者，您可以双击 Simulink 编辑器中的Toggle Saturation on overflow按钮。

要确认整数溢出错误已解决，请在Design Verifier选项卡上点击检测设计错误。分析完成后，软件会报告所有目标均有效。