使用模型切片器检查死逻辑

如果某个模块存在死逻辑，则死逻辑的根本原因可能不在该模块中，或者可能在该模块的上游或下游。在这种场景下，您可以使用 Model Slicer 来追踪死逻辑的根本原因。此示例向您展示如何调查发生死逻辑的可能原因。

使用以下命令打开模型deadlogic：

open_system('deadlogic');

1.在 Design Verifier 选项卡的模式部分中，选择设计错误检测。

2.点击错误检测设置。在配置参数对话框中，启用Dead Logic选项。

3.在Design Verifier选项卡中，单击检测设计错误。

1.等待分析完成并利用结果窗口仔细阅读死逻辑。派生范围部分下列出的输入信号值在结果窗口中突出显示。

2.单击具有死逻辑的模块的上游和下游，查看输入和输出信号可以接受的值范围。

3.要检查 Switch模块的死逻辑的原因，请选择 Inspect 选项来启动切片器工具。

4.在此示例中，以实心红色突出显示的上游模块可能是导致死逻辑的原因，并显示为切片器中的起点。青色模块连接上游或下游，也是死逻辑，在切片器中显示为排除点。您可以从突出显示的红色模块开始调查死逻辑的原因。

5.在这个例子中，常量模块是导致关系运算符模块中死逻辑的原因，这解释了为什么Switch模块的逻辑触发输入FALSE是死逻辑.