为模型配置分析选项
Simulink® Design Verifier™ 提供了一组选项来控制和自定义 Simulink 模型的验证和确认过程。这些选项使您可以选择要执行的分析类型，限制验证期间使用的时间和资源，并自定义测试用例生成以实现不同的覆盖率度量。
以编程方式设置 Design Verifier 选项
您可以在命令行中使用 sldvoptions 函数来获取选项对象。使用此对象可以直接从命令行配置或更改 Simulink Design Verifier 选项。
要查看与 Simulink 模型关联的选项，请在 MATLAB® 命令行窗口中键入以下语法：
opts = sldvoptions("model_name")要将分析模式指定为使用 sldvoptions 的测试生成，请在命令行中使用以下语法：
opts.Mode = "TestGeneration"
使用 get_param 和 set_param 函数获取和设置这些参数的值。当您使用 get_param 或 set_param 获取或设置参数时，请在选项对象的相应属性前加上 DV 作为前缀。例如，要设置测试生成分析的选项，请使用以下命令：
set_param("model_name","DVMode","TestGeneration")使用“配置参数”对话框设置 Design Verifier 选项
您也可以在“配置参数”对话框中设置 Simulink Design Verifier 分析的选项。要查看选项，请打开 Design Verifier。在 Simulink 工具条的 Design Verifier 选项卡上，点击测试生成设置 > 设置。
默认情况下，Simulink Design Verifier 的选项不会显示在“配置参数”对话框中。当您打开 Design Verifier 时，Simulink Design Verifier 会将其默认选项与模型关联。您保存模型后，可以直接从“配置参数”对话框访问 Simulink Design Verifier 的选项。
有关使用此界面的详细信息，请参阅为模型设置模型配置参数。
Design Verifier 窗格
在 Design Verifier 窗格中，您可以指定分析选项并配置 Simulink Design Verifier 输出。
| 参数 | 描述 |
|---|---|
| 模式 | 指定 Simulink Design Verifier 的分析模式。 |
| 最大分析时间 | 指定 Simulink Design Verifier 分析模型所花费的最大时间（以秒为单位）。 |
| 输出文件夹 | 指定一个路径名，Simulink Design Verifier 将向其中写入其输出。 |
| 通过添加后缀使输出文件名具有唯一性 | 指定 Simulink Design Verifier 是否通过追加数字后缀使其输出文件名具有唯一性。 |
这些配置参数位于高级参数部分中。
| 参数 | 描述 |
|---|---|
| 重新编译模型表示 | 指定是否重新编译 Simulink Design Verifier 分析的模型表示。 |
| 使用指定的输入最小值和最大值 | 指定是否生成测试用例，将指定的最小值和最大值视为模型中所有输入信号的约束。 |
| 运行附加分析以减少有理逼近的实例 | 指定 Simulink Design Verifier 是否尝试在分析过程中减少有理逼近的使用。 |
| 通过并行计算验证测试用例或反例 | 通过并行计算验证测试用例或反例。 |
| 根据过滤器忽略目标 | 指定分析模型，忽略过滤器文件中的目标。 |
| 在分析中支持 S-Function | 指定是否在分析中支持 S-Function。 |
| 忽略 volatile 限定符 | 指定是否在分析模型时忽略 volatile 限定符。 |
| 代码分析附加选项 | 为分析已编译为与 Simulink Design Verifier 兼容的 S-Function 指定附加选项。 |
有关“配置参数”对话框中 Design Verifier 窗格内参数的详细信息，请参阅：
