Main Content

生成测试

生成测试集以满足模型和代码覆盖率以及自定义测试准则

测试生成会为模型生成输入值序列以满足测试准则,例如模型覆盖率。Simulink® Design Verifier™ 可根据基于需求的测试扩展现有模型覆盖率信息。它会生成附加测试输入序列,以满足在基于需求的测试期间未满足的覆盖率目标。使用这些测试输入可以更好地了解缺失需求以及创建更完整的测试工具。

模块

全部展开

Test Condition限制测试用例中的信号值
Test Objective定义信号在测试用例中必须满足的自定义目标
Detector检测输入的真实持续时间并根据输出类型构建输出的真实持续时间
Extender延长输入的真实时长
Implies指定产生特定响应的条件
Within Implies验证响应是否在所需时间内发生
Verification Subsystem指定证明或测试目标而不影响仿真结果或生成的代码

函数

全部展开

sldvoptions创建设计验证选项对象
sldv.conditionStateflow 图表和 MATLAB 功能模块的测试条件功能
sldv.testStateflow 图表和 MATLAB 功能模块的测试目标函数
sldvextract将子系统或子图内容提取到新模型中进行分析
sldvtimer识别、更改和显示计时器优化
sldvoptions创建设计验证选项对象
sldvrun分析模型
sldvlogsignals记录仿真输入端口值
sldvgencov分析模型以获得缺失的模型覆盖率
sldvgenspreadsheet生成包含测试用例的电子表格 (自 R2022b 起)
sldvruntest使用输入数据仿真模型
sldvruntestoptssldvruntestsldvruncgvtest 生成仿真或执行选项
sldvharnessoptssldvmakeharness 的默认选项
sldvmakefilter生成包含针对 sldvData 文件中状态为 UnsatisfiableDead LogicFalsifiedFalsified - No CounterexampleError - Needs Simulation 的目标的申述规则的过滤文件 (自 R2022a 起)
sldvmakeharness生成框架模型
sldvmergeharness将测试用例和初始化合并到一个框架模型中
sldvreport生成Simulink Design Verifier报告
sldvchecksum返回模型的校验和 (自 R2021a 起)

主题

入门知识

为模型决策覆盖率生成测试

为模型中的自定义代码生成测试

为可分析的模型组件生成测试

生成测试以完成生成代码的覆盖率分析