使用指定的输入最小值和最大值作为约束

此示例展示了如何在测试生成和属性证明期间使用输入端口最小值和最大值作为 Simulink® Design Verifier™ 的分析约束。

该模型已预先配置为生成 MCDC 测试。指定的最小值和最大值显示在方括号中。本例中的约束使得一些覆盖率目标无法得到满足。当您生成测试而不考虑这些约束时，所有覆盖率目标都会得到满足。

1.Input1 和 Input2 的最小值和最大值直接在其各自的输入端口信号属性上捕获。

2.最小值和最大值在与信号 a 和 b 相关的 Simulink .Signal 对象上指定。Simulink Design Verifier 使用信号对象的值作为约束。当指定多个最小值和最大值时（例如在输入端口和信号对象上），Simulink Design Verifier 会考虑它们最紧的范围。

3.Simulink Design Verifier 考虑直接连接到根级输入端口的 Stateflow ® 数据上指定的最小和最大限制范围

4.对于子系统分析，考虑子系统根级指定的输入最小值和最大值。观察到，为子系统生成测试使用了在 SSIn 上指定的约束，但在系统级分析中忽略了它们。

open_system('sldvdemo_minmaxconstraints');