FPGA 子系统配置
基于 HDL Coder™ HDL 工作流顾问的 FPGA 子系统配置
在目标计算机系统中安装 Speedgoat® FPGA 模块，并将其用于实时应用程序中的专用可重构 I/O。
FPGA I/O 模块包含其自身的本地 I/O，包括数字和模拟输入输出通道。有关 FPGA 模块的更多信息，请参阅Speedgoat FPGA Support with HDL Workflow Advisor。
使用 HDL Coder HDL 工作流顾问选择一个或多个 FPGA I/O 模块。随后，您需在模型构建过程中，将 Simulink® 模型的子系统标识出来，以便将其委托给 HDL 代码生成。通过这种方式，您能够创建在目标计算机系统 CPU 和 FPGA I/O 模块上运行的实时应用程序。
有关使用 HDL Coder 的示例，请参阅 FPGA Programming and Configuration on Speedgoat Simulink-Programmable I/O Modules (HDL Coder)。
主题
- Speedgoat FPGA Support with HDL Workflow Advisor
Implementing Simulink algorithms on FPGAs on board Speedgoat FPGA I/O modules.
- Speedgoat FPGA 中断配置
通过在 FPGA 上使用中断来调度实时应用程序。
