使用 Simulink® Real-Time 和 Speedgoat 硬件进行 HDL 工作流程

第1天 (共2天)

工作流程概述

目标: 了解 RCP 与 HIL 的概念。了解部署选项：CPU 与 FPGA。

• 实时测试工作流程
• 模型精度水平
• 关于 CPU 和 FPGA 的部署选项

设置开发和目标计算机

目标: 能够设置目标 PC 和开发计算机之间的通信。能够在实时目标机上运行已有的应用程序。

• 设置开发计算机和目标 PC
• 启动和停止应用程序
• 查看信号
• 运行时更改参数

从桌面到实时仿真

目标: 熟悉课程中使用的示例。了解不同级别的建模精度。能够将桌面仿真模型转换为可部署的实时模型。

• 课程示例：伺服电机控制
• 不同级别的模型精度
• 平均值仿真
• PWM 仿真
• 从桌面到实时仿真

基本 HDL 工作流程

目标: 熟悉 Speedgoat 目标机中 HDL 工作流顾问对 FPGA 编程的基本知识。能够部署简单模型，它只使用数字 I/O，不需要做任何特殊的优化。

• HDL 工作流程概述
• 准备生成 HDL 代码的模型
• HDL 工作流顾问
• 过采样

定点转换

目标: 将 Simulink 模型的数据类型从浮点转为定点。

• 从浮点数转为定点数
• 使用内部规则
• 定点定标和继承
• 使用 Fixed-Point Tool

第2天 (共2天)

集成外部代码 – 黑盒

目标: 能够配置 Simulink 模型，以使用 HDL 代码可用的功能。

• 现有外部 HDL 代码
• 配置模型用于代码生成
• 包含外部代码的子系统
• 用于模拟输入的子系统
• 界面模型的生成
• 应用程序的部署和运行

Speedgoat HDL Coder™ I/O 模块集

目标: 能够配置 Simulink 模型，以使用 Speedgoat HDL I/O 模块集提供的 I/O 功能。

• FPGA 库模块 - PWM
• CPU 库模块 - PWM
• 将库模块纳入课程示例模型
• 最终确定模型

与外部 HDL 代码共同实现算法

目标: 能够在 FPGA 上将应用程序算法和 I/O 功能相结合。能够理解和修复从 Simulink 模型生成 HDL 代码时可能发生的计时问题。

• 将 I/O 功能与控制器算法相结合以用于 FPGA 部署
• 了解 FPGA 上的时序
• 在 HDL 工作流顾问 (HDLWA) 中使用一般 ASIC/FPGA 工作流
• HDLWA - 使用时钟频率流水线实现时序优化
• HDLWA - 使用基于使能的约束实现时序优化

Simscape™ 硬件在环工作流程

目标: 将 Simscape 模型转换为 Simulink 模型，部署到 FPGA。

• Simscape HIL 工作流程概述
• 使用 Simscape HDL 工作流顾问将 Simscape 模型转换为 Simulink 实现模型
• 验证实施模式
• 准备实现模型以用于 HDL 代码生成
• 生成 HDL 代码
• 运行 HIL 应用