试用软件

How to generate verilog code for thisbelow function using HDL coder?

1 次查看（过去 30 天）

显示更早的评论

sanjai 2022-5-19

0
链接

此问题的直接链接

https://ww2.mathworks.cn/matlabcentral/answers/1723085-how-to-generate-verilog-code-for-thisbelow-function-using-hdl-coder

回答： Bharath Venkataraman 2022-5-23

在 MATLAB Online 中打开

I want to know ,how to generate the verilog code for the below function(divide) using hdl coder.?

T = numerictype('Signed', false,...
    'WordLength', 80,...
    'FractionLength', 83);
a = fi(20);
b = fi(2);
c = divide(T, a, b);

Thank you.

0 个评论
显示 -2更早的评论隐藏 -2更早的评论

请先登录，再进行评论。

请先登录，再回答此问题。

回答（1 个）

Bharath Venkataraman 2022-5-23

0
链接

此回答的直接链接

https://ww2.mathworks.cn/matlabcentral/answers/1723085-how-to-generate-verilog-code-for-thisbelow-function-using-hdl-coder#answer_970005

You can use the real divide hdl optimized block. Other options include the reciprocal block followed by a multiply or the divide block in Simulink.

0 个评论
显示 -2更早的评论隐藏 -2更早的评论

请先登录，再进行评论。

请先登录，再回答此问题。

类别

Code Generation HDL Coder

FPGA, ASIC, and SoC Development HDL Coder

在 Help Center 和 File Exchange 中查找有关 HDL Coder 的更多信息

标签

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Translated by

试用软件