FPGA-in-th​e-Loopを使いF​PGAでテストした出​力の値がSimuli​nkモデルと一致しな​い

1 次查看（过去 30 天）
outernet
outernet 2018-3-8
评论： outernet 2018-3-9
Simulinkでsubsystem１のモデルを作成した。その後、subsystem１のHDLコードをHDL Coderで生成し、FPGA-in-the-Loopを使いFPGAに実装した。Subsystem2のブロックとなる。しかし、Subsystem2の出力(out1,simout3)のサンプル時間が違い、subsystem１の出力(out1,simout)と異なる値となった。
どうすれば解決できますか？
subsystem１の中には、IFFT HDL OptimizedとComplex to Real-ImagとUpsampleがある。
また入力は[0 1+1j 1-1j -1+1j 0 0 0 0 ]の出力データ型fixdt(1,4,1)である（Constant2）。それをシリアルに変換して入力している (Serializer1D1) 。
FPGAのボードは10M50DAF484C6GESである。
図１ subsystem１とsubsystem２を比較するためのモデル
図２ subsystem１のモデル
図３　ブロックのサンプル時間
図４　subsystem２の出力(上)subsystem１の出力(下)

请先登录，再回答此问题。

采纳的回答

Atsushi Matsumoto
FPGA-in-the-Loopモデルを生成するのはHDLワークフローアドバイザーではなく、filWizardで行いましたか？
前者を使うとご報告頂いたような状況にはならないと思います。
&nbsp
FILブロックのパラメータを以下のように設定してみて下さい。&nbsp
MainタブのOverclocking factor: 8&nbsp
Signal AttributesタブのOutputのSample Time: 0.0015625
  2 个评论
Atsushi Matsumoto
Atsushi Matsumoto 2018-3-8
HDLワークフローアドバイザーの起動方法ですが、HDL生成対象のサブシステムを右クリックし、メニューから[HDLコード]の[HDLワークフローアドバイザー]を選択します。
ワークフローで[FPGA-in-the-Loop]を選択して、タスクを実行していくとFILモデルを自動生成することができます。
outernet
outernet 2018-3-9
解決しました。 ありがとうございます。

请先登录，再进行评论。

更多回答（0 个）

类别

在 Help Center 和 File Exchange 中查找有关 FPGA-in-the-Loop 的更多信息

标签

产品

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!