FPGA ピンアサインに関して

Question

Tomoya Wakasa 2019-12-6

0
链接

此问题的直接链接

https://ww2.mathworks.cn/matlabcentral/answers/495201-fpga

回答： Shoumei 2019-12-19

お世話になっております。

別件でも質問させていただいているのですが、ピンのアサイン方法についてお聞きしたく質問させていただきます。

現在、LEDへのピンアサインを行いたいのですが以下の図の様にLEDピンが見当たりません。合成ツールには「Xilinx Vivado」、ファミリは「Virtex UltraScale+」、デバイスは「xcvu3p-ffvc1517-2-e」を使用しています。

0 个评论
显示 -2更早的评论隐藏 -2更早的评论

请先登录，再进行评论。

请先登录，再回答此问题。

Answer 1

Musashi Ito 2019-12-8

1
链接

此回答的直接链接

https://ww2.mathworks.cn/matlabcentral/answers/495201-fpga#answer_405390

编辑：Musashi Ito 2019-12-8

図のHDL ワークフローアドバイザーの設定の場合は、HDL コード（IPコア）生成までできると思います。Simulink モデルで、アルゴリズムのシミュレーションと HDL コード（IPコア）生成まで実施して、ピンアサインなどは Xilinx 社の Vivado から、生成したコードを含めて Vivado のプロジェクトを作成して試してみてはいかがでしょうか。Vivado の操作方法等は Xilinx 社のドキュメントなどに詳しく記載されていると思います。