本页面使用了机器翻译。
请花 1 分钟时间完成一个翻译质量的调查。
ETRI 通过在 NI FPGA 上运行算法来加速雷达仿真
新的工作流程将实现 HDL 代码的时间和精力减少了 50%
“特别有用的是，大多数主要算法代码都可以按原样使用，而无需使用 MATLAB 函数块进行任何额外的工作。即使没有 HDL 专业知识，也可以使用 HDL Coder 轻松地将算法转换为 HDL 代码。”
关键成果
- 与涉及手写代码或其他设计方法的传统工作流程相比，实现 HDL 代码所需的时间和精力减少了 50%
- 通过使用协同仿真来比较算法和生成的 HDL 代码的行为，验证工作量减少了 50%
- 目标 FPGA 的实时信号处理支持系统级的行为验证和性能测试
HDL 代码生成为 ETRI 提供了算法（顶部）和 HDL 模型（底部）的匹配设计。
电子通信研究院 (ETRI) 是韩国信息和通信技术领域的领导者。该公司的无线电研究部门使用 MATLAB® 为低功率雷达测试平台开发实时发射/接收信号处理模块。但是，使用第三方图形编程环境在 CPU 上执行它并不符合项目要求。特别是，用于减少信号干扰的匹配滤波器组等并行处理算法需要实时执行，并且正交信号接收器必须以流水线结构实现。
因此，ETRI 团队认为转向 NI™ FPGA 是实现其目标的必要条件。将 MATLAB 算法直接转换为 HDL 是不可能的，因为每次更改算法后都需要手动修改代码。此外，调试也很有挑战性，因为算法的结构不会在 HDL 代码中完全反映出来。
因此，为了继续使用他们的 IP 以及 MathWorks 提供的示例和支持，该团队首先将算法转换为 Simulink®，然后使用 HDL Coder™ 生成 HDL。通过这种方式，可以轻松评估实施、硬件架构和定点数据类型的不同设计选项之间的权衡。算法和硬件设计师能够使用联合仿真进行协作，减少工程师之间的迭代并最大限度地减少重复和人为错误。
除此之外，该工作流程还为 ETRI 工程师提供了匹配的设计和验证流程，其中 Simulink 模型和 HDL 代码具有完全相同的结构。使用 HDL Verifier™ 可以实现系统级的实时行为验证和性能测试。通过自动化，该工作流程为 HDL 代码实现和实时行为验证节省了大约 50% 的时间和精力。未来的项目，例如涉及基于机器学习的算法的项目，也有望使用 HDL Coder 进行代码生成。
