DSP HDL Toolbox

重要更新

DSP HDL Toolbox

为 FPGA、ASIC 和 SoC 设计数字信号处理应用

索取试用版

DSP HDL Toolbox 为开发无线、雷达、音频和传感器处理等信号处理应用提供预验证且硬件就绪的 Simulink 模块和 MATLAB 算法。该工具箱包括演示复杂子系统开发的参考应用。

您可以对 DSP 算法硬件架构进行建模、探索和仿真，从而借助串行和并行处理支持评估资源使用、功率和 GSPS 吞吐量之间的权衡。交互式 DSP HDL IP 设计器支持您自定义输入激励以及直接配置 DSP 算法的端口和属性。您可以从 VHDL^® 和 Verilog^® 算法（需要 HDL Coder）和 SystemVerilog DPI 验证组件（需要 HDL Verifier）生成可读可综合的代码。

针对 FPGA、ASIC 和 SoC 进行 DSP 应用的设计、建模和仿真

DSP HDL Toolbox 模块库

DSP HDL 模块

从一系列经硬件验证的优化库模块中进行选择，以在硬件上实现 DSP 滤波器和变换。

文档 | 示例

使用 Channel Synthesizer 模块将一系列信号合成为宽带信号

高吞吐量算法

通过简单地更改输入数据并行机制并指定支持的架构来探索速率为每秒千兆次采样 (GSPS) 时的吞吐量选项。

文档 | 示例

设计权衡探索

使用内置的模块参数探索各种可配置串行和平行架构的设计权衡，例如功耗、吞吐量和资源使用。

文档 | 示例

使用 DSP HDL Toolbox 模块创建的数字下变频器模型

参考应用

建模、仿真和在 FPGA 和 SoC 上部署需要进行高速处理的雷达、无线和其他真实应用。

文档 | 示例

使用 HDL Coder 生成 HDL 代码，使用硬件支持包部署设计

FPGA、ASIC 和 SoC 上的 DSP 算法原型构建

将经过硬件验证的模块与 HDL Coder 结合使用，加快可在任意 FPGA 平台上进行原型构建的应用的开发速度。

文档 | 示例

使用 HDL Verifier 实现 Simulink 与 HDL 仿真器之间的数据对接

通过协同仿真验证 HDL 设计

使用 HDL Verifier，验证您生成的 HDL 能否在与 MATLAB 或 Simulink Test 环境连接并受支持的 EDA 仿真器或 FPGA 开发工具包上运行。

文档 | 示例

产品资源：

文档示例视频产品要求发行说明

有兴趣了解 DSP HDL Toolbox？

索取试用版索取报价

下一步是什么？

将 MATLAB 和 Simulink 连接到硬件

免费教程

自定进度的在线课程

版本亮点

MATLAB 和 Simulink 最新版本的新功能