信号处理算法的 HDL 应用
本节包含您可以使用支持 HDL 代码生成的 DSP HDL Toolbox 和 DSP System Toolbox 中的模块开发的算法和 HDL 应用程序。DSP HDL Toolbox 提供实现硬件友好架构并在与 HDL Coder™ 配合使用时支持 HDL 代码生成的模块和 System object。DSP HDL Toolbox 模块和 System object 还具有高吞吐量流式接口，可实现每秒千兆次采样 (GSPS)（也称为超采样率）、硬件控制信号及可以选择其算法的不同硬件实现的选项。DSP System Toolbox 产品提供用于设计、仿真和分析信号处理系统的算法、App 和示波器。
要过滤 Simulink 库浏览器以仅显示包含 HDL 支持的模块的库，请输入 hdllib。有关过滤后的支持 HDL 代码生成的 DSP HDL Toolbox 和 DSP System Toolbox 模块列表，请分别参阅 DSP HDL Toolbox 模块列表（HDL 代码生成） (DSP HDL Toolbox)和 DSP System Toolbox 模块列表（HDL 代码生成） (DSP System Toolbox)。
函数
hdllib | 显示与 HDL 代码生成兼容的模块 |
精选示例
High-Throughput Channelizer for FPGA
Implement a high-throughput channelizer for hardware by using a polyphase filter bank.
Implement Digital Downconverter for FPGA
Design a digital downconverter (DDC) for radio communication applications.
Implement Digital Upconverter for FPGA
Design a digital upconverter (DUC) for radio communication applications such as LTE, and generate HDL code.
Programmable FIR Filter for FPGA
Implement a programmable FIR filter for hardware. You can program the filter to the required response by loading the coefficients into internal registers using a memory-style interface.
Multichannel FIR Filter for FPGA
Implement a discrete FIR filter with multiple input data streams for hardware.
FPGA-Based Monopulse Technique: Algorithm Design
Develop a monopulse technique to perform digital downconversion on hardware (Part 1).
Rectangular Array MVDR Beamformer
Implement a minimum-variance distortionless-response (MVDR) beamformer for a 4x4 rectangular antenna array on FPGA.
