深度学习

R2026b

在支持的 Altera^® FPGA 和 SoC 上对不同网络架构进行原型构建

Deep Learning HDL Toolbox™ 提供预置的深度学习处理器实现，用于在来自 MATLAB^® 的 FPGA 和 SoC 上部署各种网络架构。它提供 MATLAB API，用于在 FPGA 硬件上进行神经网络原型构建。以 MATLAB 作为测试平台，它支持设计探索，并提供工具来探查和估计 FPGA 和 SoC 硬件上的性能。

HDL Coder™ Support Package for Intel^® FPGA and SoC Devices 提供比特流，以在各种支持的 Altera FPGA 和 SoC 上对不同网络的架构进行原型构建，例如串行网络和 YOLO。支持的板包括 Altera Arria^® 10 SoC 开发板和 Altera Arria 10 GX FPGA 板。

类别

在 FPGA 上进行深度学习网络原型构建
创建一个包含用户编程的比特流并将其下载到 Intel FPGA 和 SoC 器件
时间序列和序列数据网络
将针对时间序列分类、回归和预测任务训练的网络部署到目标 FPGA 和 SoC 板
深度学习处理器自定义和 IP 生成
配置、编译和生成自定义比特流和处理器 IP 核，估计自定义深度学习处理器性能并对其进行基准测试