Main Content

isrow

确定输入是否为行向量

全页折叠

语法

tf = isrow(V)

说明

示例

如果 V 是行向量，则 tf = isrow(V) 返回逻辑值 1 (true)。否则，将返回逻辑值 0 (false)。行向量是大小为 1×N 的二维数组，其中 N 是非负整数。

示例

全部折叠

打开实时脚本

创建一个向量。确定它是否为行向量。

V = rand(5,1);
tf = isrow(V)
tf = logical
   0

计算向量的共轭转置。确定它是否为行向量。

Vt = V';
tf = isrow(Vt)
tf = logical
   1
打开实时脚本

创建一个标量，它是 1×1 数组。

V = 5;

确定标量 V 是否也是行向量。

tf = isrow(V)
tf = logical
   1
打开实时脚本

创建一个字符数组。确定它是否为行向量。

V = 'Hello, World!';
tf = isrow(V)
tf = logical
   1

使用 size 检查 V 的维度。V 是一个 1×13 字符向量，也是一个行向量。

sz = size(V)
sz = 1×2

     1    13

现在，用双引号将一段文本括起来，由此创建一个字符串标量。

V = "Hello, World!";

检查标量 V 是否也是行向量。

tf = isrow(V)
tf = logical
   1

输入参数

全部折叠

输入数组，指定为标量、向量、矩阵或多维数组。

算法

  • 如果输入数组 V 有两个以上的维度，则 isrow(V) 返回逻辑值 0 (false)。例如，大小为 1×1×N 的数组不是行向量。

扩展功能

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

在 R2010b 中推出

另请参阅

| | | |