Mux

将相同数据类型和复/实性的输入信号合并为虚拟向量

库:
Simulink / Commonly Used Blocks
Simulink / Signal Routing
HDL Coder / Commonly Used Blocks
HDL Coder / Signal Routing

描述

Mux 模块将具有相同数据类型和复/实性的输入合并为一个虚拟向量。您可以使用多个 Mux 模块分多个阶段创建复路信号，但结果是平面结构，就像您只使用一个 Mux 模块一样。

理想情况下，使用 Mux 模块仅对函数调用信号进行分组。

Mux 模块可以基于具有相同数据类型和复/实性的信号创建一个虚拟向量，但其他模块可以更灵活、更高效地对信号进行分组。

要对信号或消息进行分组，请使用 Bus Creator 模块，而不是 Mux 模块。Bus Creator 模块会创建虚拟总线，让您能够灵活地将不同数据类型和复/实性的元素进行组合。虚拟总线还允许您按名称而不是索引来访问元素。如果模块需要虚拟向量而不是虚拟总线，模型编译会将总线转换为向量。
要串联输入信号，请使用 Vector Concatenate 模块，而不是 Mux 模块。Vector Concatenate 模块创建一个非虚拟向量，这可提高生成代码的效率。

有关复路信号、虚拟总线和串联信号的比较，请参阅Explore Composite Interfaces。

示例

具有多个发起方的函数调用子系统

此示例说明一个由多个不同函数调用发起方调用的函数调用子系统，这些发起方通过一个 Mux 模块进行组合。

打开模型

端口

输入

全部展开

Port_1 — 要包含在复路信号中的输入信号
标量 | 向量

要包含在复路信号中的输入信号，指定为标量或向量。

Mux 模块的输入信号可以是标量和向量的任意组合，但它们必须具有相同的数据类型和复/实性或为函数调用信号。

输出

全部展开

Port_1 — 输出复路信号
向量

由合并的输入信号组成的输出复路信号，以向量形式返回。

输出复路信号的元素按照输入信号的端口顺序排列。有关各种模块方向的端口顺序的描述，请参阅标识旋转或翻转模块上的端口位置。

参数

全部展开

输入的数目 — 输入信号的数量
2 (默认) | 标量 | 向量 | 元胞数组 | 以逗号分隔的信号名称列表

输入信号的数量，指定为标量、向量、元胞数组或以逗号分隔的信号名称列表。其中一些格式允许您指定信号名称和大小，如下表中所述。

格式	模块行为
标量	Mux 模块的输入的数目。使用此格式时，模块接受任何大小的标量或向量信号。软件为每个输入指定名称 `signalN`，其中 `N` 表示输入端口号。
向量	向量的长度指定输入的数目。每个元素指定对应输入的大小。正值指定对应的端口只能接受该大小的向量。例如，`[2 3]` 指定两个大小分别为 `2` 和 `3` 的输入端口。如果输入信号的宽度与预期的宽度不匹配，则会显示错误消息。值 `-1` 指定对应的端口可以接受任意大小的标量或向量。
元胞数组	元胞数组的长度指定输入的数目。每个元胞的值指定对应输入的大小。标量值 `N` 指定向量大小 `N`。值为 `-1` 意味着对应的端口可以接受任意大小的标量或向量信号。
以逗号分隔的信号名称列表	以逗号分隔的信号名称列表。软件将每个名称分配给对应的端口和信号。例如，如果输入 `position,velocity`，Mux 模块将有两个输入，名称分别为 `position` 和 `velocity`。

提示

如果您为输入的数目参数指定了标量，而所有输入端口都已连接，则当您在靠近 Mux 模块输入端的位置绘制新的信号线时，软件会添加一个端口并更新该参数。

编程用法

要以编程方式设置模块参数值，请使用 set_param 函数。

参数:	`Inputs`
值:	`'2'` (默认) \| scalar in quotes \| vector in quotes \| cell array in quotes \| comma-separated list of signal names in quotes
数据类型:	`char` \| `string`

示例: set_param(gcb,'Inputs','5')

示例: set_param(gcb,'Inputs','[2 3]')

示例: set_param(gcb,'Inputs','{3}')

示例: set_param(gcb,'Inputs','position,velocity')

显示选项 — 模块图标外观
bar (默认) | 信号 | 无

模块图标外观，指定为竖线、信号或无。

竖线 - 不显示文本
信号 - 显示输入信号名称
无 - 显示模块的类型 (Mux)

根据需要调整模块的大小，以适合模块图标上的文本。

编程用法

要以编程方式设置模块参数值，请使用 set_param 函数。

参数:	`DisplayOption`
值:	`'bar'` (默认) \| `'signals'` \| `'none'`

示例: set_param(gcb,'DisplayOption','signals')

模块特性

数据类型	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
直接馈通	`是`
多维信号	`否`
可变大小信号	`否`
过零检测	`否`

扩展功能

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

实际数据类型或功能支持取决于模块实现。

为了提高所生成代码的效率，请使用 Vector Concatenate 模块，而不是 Mux 模块。Vector Concatenate 模块创建一个非虚拟向量。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

HDL Coder™ 提供影响 HDL 实现和综合逻辑的额外配置选项。

HDL 架构

此模块具有一个默认 HDL 架构。

HDL 模块属性

ConstrainedOutputPipeline	通过移动设计中现有延迟的方式来放置在输出端的寄存器的数量。分布式流水线不会重新分发这些寄存器。默认值为 `0`。有关详细信息，请参阅ConstrainedOutputPipeline (HDL Coder)。
InputPipeline	要在生成的代码中插入的输入流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关详细信息，请参阅InputPipeline (HDL Coder)。
OutputPipeline	要在生成的代码中插入的输出流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关详细信息，请参阅OutputPipeline (HDL Coder)。

复数数据支持

此模块支持复信号的代码生成。

限制

HDL 代码生成不支持总线。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。

实际数据类型或功能支持取决于模块实现。

版本历史记录

在 R2006a 之前推出

另请参阅

Demux | Vector Concatenate | Bus Creator

Mux

描述

示例

具有多个发起方的函数调用子系统

端口

输入

Port_1 — 要包含在复路信号中的输入信号 标量 | 向量

输出

Port_1 — 输出复路信号 向量

参数

输入的数目 — 输入信号的数量 2 (默认) | 标量 | 向量 | 元胞数组 | 以逗号分隔的信号名称列表

提示

编程用法

显示选项 — 模块图标外观 bar (默认) | 信号 | 无

编程用法

模块特性

扩展功能

C/C++ 代码生成 使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成 使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换 使用 Fixed-Point Designer™ 设计和仿真定点系统。

版本历史记录

另请参阅

主题

WeChat

Port_1 — 要包含在复路信号中的输入信号
标量 | 向量

Port_1 — 输出复路信号
向量

输入的数目 — 输入信号的数量
2 (默认) | 标量 | 向量 | 元胞数组 | 以逗号分隔的信号名称列表

显示选项 — 模块图标外观
bar (默认) | 信号 | 无

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。