什么是组件验证？

在测试模型时，您可能会发现模型不符合设计需求。解决这些问题需要对组件进行额外的验证。组件验证是指测试模型中的设计组件的过程。有关详细信息，请参阅Component Verification。

通过组件验证，您可以使用以下任一方法测试模型中的设计组件：

在包含组件的模型上下文内 - 使用闭环控制器的系统仿真需要您验证控制系统模型内的组件。这样做可以让您用您的模型测试控制算法。这种方法称为系统分析。
作为独立组件 - 为了对组件算法有高度的信心，请将组件与系统的其余部分隔离开来验证。这种方法称为组件分析。
验证独立组件有三个优点：
- 您可以使用分析来重点关注由于受控系统的物理限制而无法测试的设计部分。
- 您可以使用此方法进行开环仿真，以测试没有反馈控制的工厂模型。
- 当模型不可用或出于性能原因需要以加速模式仿真控制系统模型时，可以使用这种方法。

通过隔离要验证的组件，并使用 Simulink^® Design Verifier™ 提供的工具，您可以创建测试用例，从而扩大大型模型的测试范围。此扩展测试可帮助您实现以下目标：

实现 100% 的模型覆盖率 - 如果某些模型组件没有记录 100% 的覆盖率，则顶级模型就无法实现 100% 的覆盖率。通过单独验证这些组件，您可以创建完全指定组件接口的测试用例，从而使组件记录 100% 的覆盖率。
调试组件 - 为了验证每个模型组件是否满足指定的设计需求，您可以创建测试用例来验证特定组件是否按设计执行。
测试组件的稳健性 - 为了验证组件是否正确处理意外输入和计算，您可以创建生成数据的测试用例。然后，测试组件中的错误处理功能。

Simulink Design Verifier 软件提供了多种函数，可简化与组件验证相关的任务。

函数	任务
`sldvlogsignals`	仿真 Simulink 模型并将输入信号记录到模型中的 Model 模块。如果您修改了 Signal Editor 框架模型中的测试用例，请使用此方法将输入信号记录到框架模型本身。
`sldvmakeharness`	为组件创建框架模型，使用记录的输入信号（如果指定）或使用默认信号。有关框架模型的更多信息，请参阅管理 Simulink Design Verifier 框架模型。
`sldvmergeharness`	将来自多个框架模型的测试用例合并为一个框架模型。
`sldvextract`	将原子子系统或原子子图提取到新模型中。
`sldvruntest`	仿真一个模型，执行指定的测试用例来记录模型覆盖率和输出端口值。
`sldvruncgvtest`	调用代码生成验证(CGV)API，对模型生成的代码执行指定的测试用例。注意要以不同的执行模式执行模型，请使用 CGV API 来验证结果的数值等效性。有关 CGV API 的更多信息，请参阅以编程方式进行代码生成验证 (Embedded Coder)。

组件验证函数不支持以下 Simulink 功能：

另请参阅