Hideo Suzuki

Last seen: 1 year 前 | 自 2018 起处于活动状态

Followers: 0 Following: 0

统计学

Feeds

提问

HDLコード変換した演算ブロックの動作について
HDL Coder（ネイティブ浮動小数モード）でSimulinkモデルをHDLコード生成したとき、 SumやGain等の演算ブロックに相当するコードはクロック（clk）で動作していないと思われます。しかし、Delayブロックは、clkで動作し...

6 years 前 | 1 个回答 | 0

1

个回答

提问

モデルのHDLコード変換
作成したモデルをHDL変換する際に以下のエラーが発生します。遅延の均衡化に失敗しました (理由: Signal rate of value inf found)。問題となるブロック:FPGA_model/FPGA_Model/MSK_De...

6 years 前 | 1 个回答 | 0

1

个回答

提问

forループのモデル化について
c言語等のforループをSimulinkモデルで実装するにあたって、 "For Each Subsystem"を用いて実装は可能でしょうか？背景：MATLAB FunctionがHDL Coder非対応のため、中身の処理をモデルで実装...

6 years 前 | 1 个回答 | 0

1

个回答

提问

ブラックボックスのサブシステムをHDLコードに変換する際のエラー
HDLブロックプロパティでArchitectureをBlack Boxに設定し、HDLコードを生成しようとすると、「DUT の HDL 実装は 'Module' として指定しなければなりません。」というエラーが出力されます。原因を教えていた...

6 years 前 | 1 个回答 | 0

1

个回答

提问

ネイティブ浮動小数点のHDLコード生成エラーについて
先日表題のエラーについて質問させていただきましたが、解決できないため追加で質問させていただきます。 Constant等のサンプル時間をinf ⇒ -1 に変更したのですが、 HDLコード生成時にまだ下記のエラーが残っています。「*失敗*...

6 years 前 | 1 个回答 | 0

1

个回答

提问

ネイティブ浮動小数点のHDLコード生成エラーについて
HDL ワークフローアドバイザの「3.2.RTLコードとテストベンチを生成」のステップで下記のエラーが発生します。 *失敗* ネイティブ浮動小数点のコード生成は次の理由で完了できません：'[トップモデルのサブシステム] *Signal rate of...

6 years 前 | 1 个回答 | 0

1

个回答

提问

MATLAB FunctionブロックをHDL Coder ネイティブ浮動小数点モードでHDL コード化する場合について
HDL Coderのネイティブ浮動小数点モードでMATLAB Functionは非サポートですが、何か別の方法を用いてHDLコードに変換出来ないでしょうか。不可能の場合、MATLAB Function内部の処理をSimulinkモデルに作り変え...

6 years 前 | 2 个回答 | 0