Deep Learning HDL Toolbox

 

Deep Learning HDL Toolbox

面向 FPGA 和 SoC 进行深度学习网络原型开发和部署

索取免费试用版
索取报价

Deep Learning HDL Toolbox 提供一系列函数和工具，用于面向 FPGA 和 SoC 进行深度学习网络原型构建和实现。它提供预置的比特流，用于在支持的 AMD® 和 Intel® FPGA 与 SoC 设备上运行各种深度学习网络。借助性能分析和估计工具，您可以探索各种设计、性能和资源使用量权衡方案，以便自定义深度学习网络。

使用 Deep Learning HDL Toolbox，您可以自定义深度学习网络的硬件实现，并生成可移植、可综合的 Verilog®、 SystemVerilog 和 VHDL® 代码，以在任何 FPGA 或 SoC 上进行部署（需要 HDL Coder 和 Simulink）。

截图：面向 FPGA 原型化和实现深度学习网络以进行边缘部署。
可编程深度学习处理器的块图。

使用基于 FPGA 的深度学习处理器

该工具箱包括深度学习处理器，该处理器采用由调度逻辑控制的通用深度学习层。此处理器使用 Deep Learning Toolbox 执行基于 FPGA 的网络推断。

文档 | 示例

使用边界框标识的检测出的白色卡车。

编译和部署网络

将深度学习网络编译为一组可由深度学习处理器运行的指令。将网络部署到 FPGA 并运行预测，同时捕获实际设备性能度量。

文档 | 示例

预置比特流快速入门

使用可用的预置比特流快速原型化长短期记忆 (LSTM) 网络。自定义比特流配置以满足资源使用要求。

文档 | 示例

使用 Xilinx 比特流的代码片段，连接到 FPGA 开发板。

将网络部署到 FPGA

使用 Deep Learning Toolbox 开发 RNN 和 CNN 网络或导入网络。然后使用 deploy 命令对 FPGA 进行编程，部署到 AMD 或 Intel FPGA。

文档 | 示例

用于 predict 调用的 while 循环 MATLAB 代码。

在 MATLAB 应用程序中运行基于 FPGA 的推断

在 MATLAB 中运行完整的应用程序，包括您的测试平台、预处理和后处理算法，以及基于 FPGA 的深度学习推断。只需使用 MATLAB 中的 predict 命令，即可在 FPGA 上执行推断并将结果返回 MATLAB 中的工作区。

文档 | 示例

探查 FPGA 推断和调节网络设计

在 FPGA 上运行预测以发现性能瓶颈，并使用探查度量，例如测量层级延迟，来调节您的网络配置。

文档

压缩深度学习网络以用于 FPGA 部署

通过量化和剪枝来压缩深度学习网络，从而降低资源利用率。使用 Model Quantization Library 支持包在准确度和资源使用量之间进行权衡分析。

文档 | 示例

自定义深度学习处理器配置

指定用于实现深度学习处理器的硬件架构选项，例如并行线程的数量或最大层大小。

文档 | 示例

截图：自定义比特流编码。

生成可综合的 RTL 和 IP 核

使用 HDL Coder 从深度学习处理器生成可综合的 RTL。生成带有标准 AXI 接口的 IP 核以集成到 AMD 和 Intel SoC 设计中。

文档 | 示例

产品资源:

文档 示例 视频 函数 硬件支持 要求 发行说明

有兴趣了解 Deep Learning HDL Toolbox？

索取试用版 索取报价