Deep Learning HDL Toolbox

 

Deep Learning HDL Toolbox

面向 FPGA 和 SoC 进行深度学习网络原型开发和部署

索取免费试用版
索取报价

Deep Learning HDL Toolbox 提供一系列函数和工具，用于面向 FPGA 和 SoC 进行深度学习网络原型构建和实现。它提供预置的比特流，可在受支持的 FPGA 和 SoC 上运行深度学习网络（对于 AMD 设备使用 SoC Blockset，对于 Altera 设备使用 HDL Coder）。借助探查和估计工具，您可以探索各种设计、性能和资源利用率权衡方案，以便自定义深度学习网络。

您可以使用该工具箱自定义深度学习网络的硬件实现。此外，您也可以生成可移植、可综合的 Verilog®、SystemVerilog 和 VHDL® 代码，以部署在任何 FPGA 或 SoC 设备上（使用 HDL Coder 和 Simulink）。

截图：面向 FPGA 原型化和实现深度学习网络以进行边缘部署。
该工具箱中可编程深度学习处理器的模块图。

执行基于 FPGA 的网络推断

使用可编程深度学习处理器执行基于 FPGA 的网络推断（使用 Deep Learning Toolbox），该处理器具有由调度逻辑控制的通用深度学习层。 

文档 | 示例

检测到的白色卡车，以边界框标示。

编译和部署网络

将深度学习网络编译为一组可由深度学习处理器运行的指令。将网络部署到 FPGA 并运行预测，同时捕获实际设备性能度量。 

文档 | 示例

三个不同电路板的照片：具有电子元件、连接器和芯片。

预置 FPGA 比特流快速入门

使用可用的预置比特流快速进行长短期记忆 (LSTM) 网络原型构建。自定义比特流配置以满足资源利用率要求。

示例 (AMD | Altera)

使用 Xilinx 比特流的代码段，显示为连接到 FPGA 开发板。

将网络部署到 FPGA

使用 Deep Learning Toolbox 开发 RNN 和 CNN 网络或导入网络。然后使用 deploy 函数对 AMD FPGA（使用 SoC Blockset）或 Altera FPGA 进行编程。 

文档 | 示例

使用 MATLAB while 循环调用 predict 函数。

在 MATLAB 应用程序中运行基于 FPGA 的推断

在 MATLAB 中运行完整应用程序，包括您的测试平台、预处理和后处理算法，以及基于 FPGA 的深度学习推断。只需使用一个 predict 函数，即可在 FPGA 上执行推断并将结果返回到 MATLAB 工作区。 

示例

探查 FPGA 推断并调整网络设计

使用探查度量，在 FPGA 上运行预测时测量层级延迟以发现性能瓶颈，从而调整网络配置。

文档

压缩网络以用于 FPGA 部署

压缩网络以用于 FPGA 部署

通过量化和剪枝来压缩深度学习网络，从而降低资源利用率。使用 Deep Learning Toolbox Model Compression Library 支持包分析准确度与资源利用率之间的权衡。

Deep Learning Toolbox Model Compression Library

文档 | 示例

自定义深度学习处理器配置

指定用于实现深度学习处理器的硬件架构选项，例如并行线程的数量或最大层大小。

文档 | 示例

截图：自定义比特流编码。

生成可综合的 RTL 和 IP 核

使用 HDL Coder 从深度学习处理器生成可综合的 RTL。生成具有标准 AXI 接口的 IP 核，以集成到 AMD 和 Altera SoC 设计中。

文档 | 示例

产品资源：

文档 示例 视频 函数 硬件支持 产品要求 发行说明

Deep Learning HDL Toolbox 常见问题解答

Deep Learning HDL Toolbox 提供了函数和工具，用于在 FPGA 和 SoC 上进行深度学习网络原型构建与实现，并提供预置比特流，用于在受支持的 AMD（使用 SoC Blockset）和 Altera 设备上运行网络。

该工具箱支持 AMD（使用 SoC Blockset）和 Altera FPGA 及 SoC 设备，并提供可用于部署的预置比特流。

您可以使用 deploy 函数对 FPGA 进行编程，并使用 predict 函数运行推断，而无需直接编写 HDL 代码。

您可以指定硬件架构选项，例如并行线程数或最大层大小，并使用探查工具探索设计、性能和资源利用率权衡。

使用 HDL Coder 和 Simulink，您可以生成可移植、可综合的 Verilog、SystemVerilog 和 VHDL 代码，以及具有标准 AXI 接口的 IP 核，以用于 SoC 集成。

量化是可选的，但使用它可以降低资源利用率。您可以使用 Deep Learning Toolbox Model Compression Library 支持包，通过剪枝、投影和量化来压缩网络。

您可以使用探查工具捕获实际设备上的性能指标，测量层级延迟，并在 FPGA 上运行预测时识别性能瓶颈。

您可以部署在 Deep Learning Toolbox 中开发的或从其他来源导入的 CNN 和 RNN 网络，包括 LSTM 网络。

有兴趣了解 Deep Learning HDL Toolbox？

索取试用版 索取报价