23:13
视频长度为 23:13
FPGA开发流程中的HDL代码生成和验证
日益复杂的设计需求和产品快速迭代要求对传统FPGA开发流程提出了挑战。使用MathWorks HDL代码生成和验证工具,从硬件可实现的M语言或Simulink模型自动生成可读、可追溯、可综合的VHDL或Verilog代码,并将生成的代码或原有手写代码与模型进行联合仿真、FPGA在环仿真,同时还可将模型和测试导出为适用于UVM环境的SystemVerilog DPI-C组件。本次演讲为您介绍以下内容:
- HDL代码生成流程
- 自动定点化流程
- HDL代码生成中的优化
- 联合仿真和FPGA在环仿真流程
- UVM验证支持
出版年份: 2020 年 7 月 18 日
您也可以从以下列表中选择网站:
如何获得最佳网站性能
选择中国网站(中文或英文)以获得最佳网站性能。其他 MathWorks 国家/地区网站并未针对您所在位置的访问进行优化。
美洲
- América Latina (Español)
- Canada (English)
- United States (English)
欧洲
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
亚太
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)