SoC Blockset（适用于 AMD）使您能够设计、仿真、部署和验证 AMD FPGA 和 Adaptive SoC 上的应用。该产品使用 MATLAB 和 Simulink 提供硬件/软件协同设计工作流，面向现成板和自定义板上的 AMD 设备。您可以对硬件和软件应用建模，执行行为一致仿真，生成 IP 核（使用 HDL Coder），构建嵌入式软件（使用 Embedded Coder），并使用 AMD Vitis™ 对开发板进行编程。
SoC Blockset（适用于 AMD）使 HDL Coder 能够从 MATLAB 代码为 Vitis HLS 生成可综合 C++ 代码，并从具有 Vitis Model Composer 模块的 Simulink 模型生成 RTL。您可以对部署到开发板的设计执行硬件在环 (HIL) 测试，并使用 MATLAB 和 Simulink 测试平台验证已部署的设计。
该产品包括面向 Versal™、Zynq™ UltraScale+™ MPSoC/RFSoC 和 Zynq-7000 设备以及 AMD FPGA 的通信、视觉、深度学习和控制应用的参考设计。
5G 和 SDR 应用
借助 Wireless HDL Toolbox，使用基于 SoC Blockset（适用于 AMD）的实现来仿真和部署 5G NR MIB 恢复算法或适用于 FR1 和 FR2 的 5G NR SIB1 恢复算法。使用基于 Zynq 的无线电和 Analog Devices 射频卡来构建原型、验证和测试实际无线系统。
电机和电力电子控制应用
建模和仿真在处理器与可编程逻辑之间分区的电机和电力电子控制器。自动执行 C 代码生成和编译以及 IP 核生成，以部署到 AMD Zynq 和 Versal 设备。
文档 | 示例
硬件/软件协同设计
对 DDR 内存建模并仿真硬件逻辑与嵌入式处理器之间共享的内存事务。配置 DMA 控制器以仲裁内存访问。在仿真中考虑内存延迟和吞吐量。
产品资源：
SoC Blockset 常见问题解答
SoC Blockset（适用于 AMD）是一款 MATLAB 产品，它使您能够仿真和分析算法在可编程 SoC 和 ASIC 上的性能，然后将其作为硬件和软件应用进行部署以用于原型构建和生产。
SoC Blockset（适用于 AMD）支持 AMD Versal Adaptive SoC、Zynq UltraScale+ MPSoC/RFSoC 和 Zynq-7000 SoC。
SoC 构建器通过构建 IP 核和软件，然后使用 HDL Coder 和 Embedded Coder 进行开发板编程，来实现自动化部署。
您可以构建硬件架构的 Simulink 模型，并在仿真算法时纳入硬件效应，以在实际硬件上实现之前识别延迟和数据丢失等性能问题。
SoC Blockset（适用于 AMD）支持您构建定义 Arm 处理器核、硬件逻辑、内存和外设之间接口的模型，使您能够在对算法进行分区时分析实现权衡。
您可以开发 5G 和 SDR 应用、带实时视频处理的视觉应用、电机和电力电子控制、雷达应用以及无线通信系统。
SoC Blockset（适用于 AMD）支持您对 DDR 内存建模，并对硬件逻辑和嵌入式处理器之间的共享内存事务处理进行仿真，同时考虑内存延迟和吞吐量。
SoC Blockset（适用于 AMD）使用性能诊断和软件分析工具分析在硬件上运行的应用程序，这些工具能够测量延迟、带宽和其他度量。
