SoC Blockset

设计、评估和实现 SoC 硬件和软件架构

 

SoC Blockset™ 提供多个 Simulink® 模块和可视化工具,可用于 ASIC、FPGA 和片上系统 (SoC) 的硬件和软件架构建模、仿真以及分析。您可以使用内存模型、总线模型和 I/O 模型构建系统架构,并将架构与算法一起进行仿真。

SoC Blockset 支持您使用生成的测试流量或真实 I/O 数据来仿真内存与内部和外部连接,以及调度和 OS 效果。您可以快速探索不同的系统架构,估计硬件和软件分区的接口复杂度,并评估软件性能和硬件利用率。

SoC Blockset 可以导出参考设计,适用于 Xilinx® 和 Intel® FPGA 器件与 SoC 平台,包括 Zynq®-7000、Ultrascale+™ 和 Intel SoC FPGA。这些参考设计可兼容 Xilinx 和 Intel 设计工具。

开始:

仿真和分析 SoC 架构

开发软件算法、硬件逻辑、内存系统和 I/O 设备,并将它们整合到 SoC 应用中。在部署到硬件之前评估架构备选方案。

分析算法资源使用情况

分析 Simulink 模型或 MATLAB 函数以生成报告,汇总实现所需的算术运算符数量。使用这些报告来比较不同的架构,执行设计权衡,并探索硬件/软件分区。

查看实现 MATLAB 函数或 Simulink 模型所需的运算符的估计数量和类型。

内存事务

对硬件逻辑与嵌入式处理器之间共享的内存事务进行建模和仿真。配置 DMA 内存控制器以仲裁内存访问。在仿真中考虑内存延迟和吞吐量。

任务执行

对操作系统 (OS) 管理的嵌入式进程中的任务执行进行建模。在考虑上下文切换、任务抢占和执行持续时间的情况下,按准确的时序仿真任务。对 FPGA 结构生成的软件中断建模。应用统计来仿真不确定的任务持续时间,或应用在硬件测试期间记录的任务持续时间。

通过时序图可视化任务抢占、上下文切换和执行持续时间。

SoC 模型模板

您可以从零开始一步步构建 SoC 应用的完整模型,也可以从硬件/软件协同处理的预定义模板(包括视觉和通信应用的模板)开始构建。

使用预定义模型模板构建 SoC 应用的模型。

使用记录的 I/O 数据进行仿真

记录硬件外设源(如 RF 信号或 HDMI 数据),然后在仿真或硬件测试中将记录作为源进行回放。

将记录作为仿真的源进行回放。

分析系统性能

通过仿真评估内存性能和任务执行,并执行基于器件的性能分析。

任务执行分析

通过运行包含计时器驱动任务和事件驱动任务的 Simulink 模型,仿真 SoC 应用的软件系统。可视化任务执行时序、抢占、速率过高、丢包与核心利用率。使用从以前的仿真中或直接从 SoC 器件中捕获的任务时序数据,在仿真中重放任务执行。

执行任务执行时间的统计分析。

DDR 内存性能

分析系统设计的内存带宽。在部署到 SoC 器件之前可视化仿真结果和带宽指标。

仿真共享内存事务并分析性能。

基于器件的内存性能监控和任务执行性能分析

测量 SoC 器件上的内存性能和任务执行,然后可视化并分析这些测量值以对 SoC 模型进行调优,从而满足系统性能要求。从 MATLAB 或 Simulink 测试平台与 SoC 器件实时交互。

使用代码插桩分析器测量任务执行。

部署到 SoC 和 FPGA 器件

为可编程逻辑生成参考设计和 RTL 代码。为处理器任务生成 C/C++ 代码。将整套硬件/软件应用部署到开发板。

生成嵌入式软件项目

Embedded Coder® 配合使用时,SoC Blockset 可以基于模型生成完整的嵌入式软件项目,包括调度程序、软件任务和 I/O 设备驱动程序集成。

基于模型生成完整的嵌入式软件项目。

生成参考设计

为可编程逻辑生成参考设计。参考设计是经过配置的 IP 核心网络,具有可以连接到外部内存和软件应用的数据和控制路径。SoC Blockset 可连接到 Xilinx 和 Intel 设计工具以生成比特流,然后对 FPGA 和 SoC 板进行编程。

生成参考设计,与通过 HDL Coder 生成的 HDL 算法 IP 结合使用。

浏览图片库(4 张图片)

仿真并部署到微控制器和微处理器

开发软件算法,整合操作系统和硬件组件产生的效应,然后部署到硬件。

外设建模

执行包含外设(如 ADC 和 PWM)行为的闭环仿真。模型可以将 ADC-PWM 同步和延迟考虑在内。

使用 ADC、PWM 和 Task Manager 模块进行触发行为建模。

多处理器架构建模

在多个处理器之间进行算法分区,以现设计模块化并提高性能。为多处理器执行和处理器间数据通信建模。

使用 IPC 通道仿真在多个处理器上分别执行的裸机进程之间的通信。

部署到微控制器和微处理器板

使用 Embedded Coder 生成软件应用,以在硬件板上执行快速原型。执行基于器件的性能分析以微调应用。

将软件应用部署到 TI Delfino F28379D LaunchPad

最新特性

流式传输

使用 Stream Write 模块将数据从处理器流式传输到硬件逻辑。

FPGA IP 核中断

将中断请求从硬件逻辑发送到软件任务,并使用 Interrupt Channel 在中断请求之间进行仲裁

ADC 和 PWM 外设

仿真模数转换器和脉宽调制器外设。

多处理器支持

仿真一个 SoC 器件上的多个处理器,以及处理器之间的通信。

Texas Instruments C2000 支持

对 TI C2000 处理器上的嵌入式软件进行仿真、分析和原型设计。

关于这些特性和相应函数的详细信息,请参阅发行说明

使用 MATLAB 进行 FPGA、ASIC 及 SoC 开发

领域专家和硬件工程师运用 MATLAB® 和 Simulink® 开发原型和生产应用,以部署到 FPGA、ASIC 和 SoC 器件。