SoC Blockset

 

SoC Blockset

设计、评估和实现 SoC 硬件和软件架构

开始:

仿真和分析 SoC 架构

开发软件算法、硬件逻辑、内存系统和 I/O 设备,并将它们整合到 SoC 应用中。在部署到硬件之前评估架构备选方案。

基于规格开发 SoC 架构

您可首先在 System Composer™ 中建立应用的功能性架构,然后将功能性组件分配给 SoC 硬件架构(处理器)、可编程逻辑 (FPGA) 以及内存。此时可对应用的完整行为进行仿真以验证其功能正确性。然后评估实现方案,确定如何在硬件和软件之间分配功能性组件。

分析算法的资源使用情况

使用 System Composer 为 SoC 硬件架构组件分配功能性组件。

分析算法的资源使用情况

分析 Simulink 模型或 MATLAB® 函数以生成报告,汇总实现所需的算术运算符数量。使用这些报告来比较不同的 FPGA、ASIC 以及 SoC 器件架构,执行设计权衡并探索硬件/软件分区。

查看实现 MATLAB 函数或 Simulink 模型所需的运算符的估计数量和类型

查看实现 MATLAB 函数或 Simulink 模型所需的运算符的估计数量和类型。

任务执行

对操作系统 (OS) 管理的嵌入式软件任务执行进行建模。按准确的时序仿真任务,将上下文切换、任务抢占和执行持续时间考虑在内。对 FPGA 结构生成的软件中断建模。应用统计来仿真不确定的任务持续时间,或应用在硬件测试期间记录的任务持续时间。

通过时序图可视化任务抢占、上下文切换和执行持续时间。

通过时序图可视化任务抢占、上下文切换和执行持续时间。

SoC 模型模板

您可以从零开始一步步构建 SoC 应用的完整模型,也可以从硬件/软件协同处理的预定义模板(包括视觉和通信应用的模板)开始构建。

使用预定义模型模板构建 SoC 应用的模型。

使用预定义模型模板构建 SoC 应用的模型。

使用记录的 I/O 数据进行仿真

记录硬件外设源(如射频信号或 HDMI 数据),然后在仿真或硬件测试中回放记录以作为源。

将记录作为仿真的源进行回放。

将记录作为仿真的源进行回放。

分析系统性能

通过仿真评估内存性能和任务执行,并执行基于器件的性能分析。

任务执行分析

通过运行包含计时器驱动任务和事件驱动任务的 Simulink 模型,仿真 SoC 应用的软件系统。可视化任务执行时序、抢占、速率过高、丢包与核心利用率。使用从以前的仿真中或直接从 SoC 器件中捕获的任务时序数据,在仿真中重放任务执行。

任务执行分析

任务执行报告提供多项统计信息,包括任务的最小、最大以及典型执行时间,以及处理器核使用情况。

DDR 内存性能

分析系统设计的内存带宽。在部署到 SoC 器件之前可视化仿真结果和带宽指标。

仿真共享内存事务并分析性能。

仿真共享内存事务并分析性能。

基于器件的内存性能监控和任务执行性能分析

测量 SoC 器件上的内存性能和任务执行,然后可视化并分析这些测量值以对 SoC 模型进行调优,从而满足系统性能要求。从 MATLAB 或 Simulink 测试平台与 SoC 器件实时交互。

使用代码插桩分析器测量任务执行。

使用代码插桩分析器测量任务执行。

部署到 SoC 和 FPGA 器件

为可编程逻辑生成参考设计和 RTL 代码。为处理器任务生成 C/C++ 代码。将整套硬件/软件应用部署到开发板。

生成嵌入式软件项目

Embedded Coder® 配合使用时,SoC Blockset 可以基于模型生成完整的嵌入式软件项目,包括调度程序、软件任务和 I/O 设备驱动程序集成。

基于模型生成完整的嵌入式软件项目。

基于模型生成完整的嵌入式软件项目。

生成参考设计

为可编程逻辑生成参考设计。参考设计是经过配置的 IP 核心网络,具有可以连接到外部内存和软件应用的数据和控制路径。SoC Blockset 可连接到赛灵思和英特尔的设计工具以生成比特流,然后对 FPGA 和 SoC 板进行编程。

生成参考设计,与通过 HDL Coder 生成的 HDL 算法 IP 结合使用。

生成参考设计,与通过 HDL Coder 生成的 HDL 算法 IP 结合使用。

浏览图片库(4 张图片)。

特色应用

开发和部署适用于无线通信、视频与图像处理以及控制的硬件/软件应用。

无线通信与雷达

评估无线通信与雷达应用,将处理器、FPGA 以及 DDR 内存子系统的作用考虑在内。使用预定义的赛灵思 Zynq UltraScale+ MPSoC 与 RFSoC 器件模型来对硬件/软件应用进行仿真,然后将其部署至开发板并配置 RFSoC 器件的数据转换器。

使用 SoC Blockset 建模、仿真和部署应用,如面向赛灵思 UltraScale+ RFSoC 的距离多普勒雷达。

视频与图像处理

数据密集型视频和图像处理应用要求设计者评估内存带宽需求,以确保满足应用的帧速率和帧大小要求。使用 SoC Blockset 对外部 DDR 内存进行建模并在仿真过程中动态评估内存带宽。然后使用 HDL Coder™ 生成完全合规的 AXI4 接口 IP。

视频与图像处理

使用 SoC Blockset 模块对视频应用进行建模。

电机和电力控制

将控制任务划分至不同的计算单元,以基于多核微控制器或 SoC 实现实时电机与电力电子控制。仿真 ADC/PWM 外设/内部处理器与被控对象之间的通信,并部署至原型系统。

电机和电力控制

将算法划分至多个处理器。

仿真并部署到微控制器和微处理器

开发软件算法,整合操作系统和硬件组件产生的效应,然后部署到硬件。

多处理器架构建模

在多个处理器之间进行算法分区,以实现设计模块化并提高性能。为多处理器执行和处理器间数据通信建模。

部署到微控制器和微处理器板

使用 Embedded Coder 生成软件应用,以在硬件板上执行快速原型。执行基于器件的性能分析以微调应用。

将软件应用部署到 TI Delfino F28379D LaunchPad。

将软件应用部署到 TI Delfino F28379D LaunchPad。