31:24
视频长度为 31:24.
基于Stateflow的状态机建模与HDL
状态机在数字系统的设计中应用广泛,然而过去数字信号处理领域工程师很少接触到控制工程师常用的Stateflow,这一高效的状态机建模工具。在这次研讨会中,我们将演示如何使用Stateflow进行数字信号中常见控制状态机的建模,并直接从模型中生成可用于FPGA/ASIC的HDL代码。
通过产品演示,您将学习如何:
- 利用Stateflow进行状态机的状态、跳转条件、行为/输出建模
- 利用Stateflow进行状态机调试
- 从状态机直接生成HDL代码,并进行联合仿真和FPGA在环验证
录制的: 2015年9月10日
Select a Web Site
Choose a web site to get translated content where available and see local events and offers. Based on your location, we recommend that you select: .
You can also select a web site from the following list:
How to Get Best Site Performance
Select the China site (in Chinese or English) for best site performance. Other MathWorks country sites are not optimized for visits from your location.
Americas
- América Latina (Español)
- Canada (English)
- United States (English)
Europe
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asia Pacific
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)