以图形方式设计状态机

通过绘制由转移线连接的状态和结点，以图形方式构建状态机。您还可以使用流程图批注、Simulink 子系统、MATLAB 代码和真值表创建函数。

设计流程图

通过绘制由结点连接的转移线来创建流程图。使用“Pattern Wizard 模式向导”，可以创建常用的逻辑流模式。您可以使用流程图来设计在各状态间进行转换的逻辑。

以表格方式设计逻辑

当输出完全依赖当前输入时，Stateflow 中的真值表可用来在 Simulink 中进行逻辑建模。状态转移表为在 Simulink 中进行状态机建模提供一个结构化环境。

可重用的图对象

创建独立的 Stateflow 图，以利用 MATLAB 语言在状态和转移操作方面的全部功能。在需要状态机和时序逻辑的应用中，使用这些图作为 MATLAB 对象。

状态机和时序逻辑

使用 Stateflow，以图形方式设计难以采用文字方式实现的状态机和时序逻辑，从而加快 MATLAB 应用程序的开发。

部署 Stateflow 应用程序

创建包含 Stateflow 图对象的 MATLAB 应用程序，不需要 Stateflow 即可共享这些应用程序。

验证设计

将 Stateflow 与其他 Simulink 产品配合使用，以对照需求验证您的设计。

• 借助 Requirements Toolbox，可使用拖放操作将需求直接链接到 Stateflow 对象。
• 使用 Simulink Check 检查您的状态图是否符合标准。
• 借助 Simulink Coverage 收集模型和生成的代码的覆盖度指标。
• 使用 Simulink Design Verifier 检测设计错误并生成测试向量。
• 借助 Simulink Test 开发、管理和执行基于仿真的测试。

生成代码

生成代码，以便在嵌入式系统上实现您的 Stateflow 逻辑。

• 使用 Simulink Coder 从 Simulink 和 Stateflow 模型生成 C 和 C++ 代码。
• 使用 HDL Coder 生成 VHDL 和 Verilog 代码进行 FPGA 和 ASIC 设计。
• 使用 Simulink PLC Coder 为 PLC 和 PAC 生成 IEC 61131-3 结构化文本。