HDL 建模规范
在 Simulink® 模型中设计 HDL 算法的规范
HDL 建模规范是一组推荐规范，用于创建 Simulink 模型、MATLAB Function 模块和 Stateflow® 图以通过 HDL Coder™ 生成代码。由于 HDL Coder 生成的代码以 FPGA、ASIC 和 SoC 等硬件平台为目标，您必须在设计中提供一定程度的硬件架构指导。您还可以使用其他规范优化在硬件中实现的设计的速度和面积。在某些情况下，您会看到规范也反映 STARC 等行业标准 HDL 规范。这些规范分为三类：模型设计与兼容性、支持的模块与数据类型及速度与面积优化。
类别
- 模型设计与兼容性规范
设计 Simulink 模型、MATLAB Function 模块和 Stateflow 图的推荐规范，以确保兼容性和有效的 HDL 代码生成
- 支持的模块与数据类型设置规范
使用各种模块和数据类型的推荐规范及有效 HDL 代码生成的推荐参数设置
- 速度与面积优化规范
针对目标设备部署的速度与面积优化设计的推荐规范
