从 Simulink 生成 HDL 代码

从 Simulink® 模型生成 HDL 代码

通过生成 HDL 代码并将代码部署在专用集成电路 (ASIC) 或现场可编程门阵列 (FPGA) 上，在硬件中实现 Simulink 模型或子系统。在设计模型时使用与 HDL 代码生成兼容的模块。如果模型使用浮点数据，请使用 Fixed-Point Designer™ 将其转换为定点模型。在生成 HDL 代码并验证它与原始算法匹配后，将 HDL 代码部署至目标硬件。

从 Simulink 生成 HDL 代码基础知识

类别

  • 模型与架构设计
    支持的模块、最佳做法、设计模式、兼容性检查、Simscape™ 建模、时钟与重置信号
  • HDL 建模规范
    在 Simulink 模型中设计 HDL 算法的规范
  • 代码生成
    HDL 代码生成、代码配置、测试平台生成
  • 验证
    基于原始模型和 FPGA 在环对生成的 HDL 代码进行仿真和验证
  • 部署
    综合脚本并将生成的 HDL 代码部署到 Intel®、Xilinx®、Microchip、Speedgoat® 及自定义 FPGA 板
  • 速度与面积优化
    通过资源复用、流式传输、流水线、RAM 映射、循环优化实现改进
  • 报告和脚本
    可追溯性、优化和资源报告；标准合规性、综合脚本