S-R Flip-Flop
S-R 触发器建模
库:
Simulink Extras /
Flip Flops
描述
S-R Flip-Flop 模块对使用 NOR 门构造的简单设置-重置触发器进行建模。
S-R Flip-Flop 模块有两个输入，即 S 和 R（S 表示设置，R 表示重置）和两个输出，即 Q 及其反值 !Q。
S-R Flip-Flop 模块的真值表如下。在此真值表中，Qn-1 是前一时间步的输出。
注意
S-R Flip-Flop 模块将非零输入视为 true (1)。
| S | R | Qn | !Qn |
|---|---|---|---|
| 0 | 0 | Qn-1 | !Qn-1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
当 S 为 1 且 R 为 0 时，触发器进入设置状态（Qn 为 1）。当 R 为 1 且 S 为 0 时，触发器进入重置状态（Qn 为 0）。当 S 和 R 都为 0 时，触发器停留在先前的状态（Qn 为 Qn-1）。
提示
应避免出现 R 和 S 都为 1 的状态。在这种状态下，Q 和 !Q 都为 0。此状态未定义，因为 !Q 不是 Q 的反值。要处理这种状态，请考虑 J-K Flip-Flop 模块。
布尔或双精度数据类型的逻辑信号
将逻辑信号实现为布尔数据(而不是双精度数据) 配置参数设置会影响 S-R Flip-Flop 模块的输入和输出数据类型，因为该模块是使用 Combinatorial Logic 模块的封装子系统。有关此配置参数的详细信息，请参阅将逻辑信号实现为布尔数据(而不是双精度数据)。
端口
输入
输出
参数
扩展功能
版本历史记录
在 R2008b 中推出
另请参阅
J-K Flip-Flop | Clock | D Latch | D Flip-Flop
