针对 DO-254 标准合规性的模型顾问检查
您可以运行模型顾问来检查您的模型或子系统是否符合 DO-254 安全标准的选定方面。
要检查是否符合 DO 标准，请打开模型顾问，并运行 By Task > Modeling Standards for DO-254 下面的检查。
有关机载系统和设备审定中 DO-254 软件注意事项及相关标准的信息，请参阅航空无线电技术委员会 (RTCA)。
下表列出了 DO-254 的检查项。
| 模型顾问子文件夹 | 模型顾问检查 | 检查 ID |
|---|---|---|
| 不适用 | 显示模型版本信息 | mathworks.do178.MdlChecksum |
| 高完整性系统 | 请参阅针对高完整性系统建模规范的模型顾问检查 | |
| 库链接 | 标识未解析的库链接 | mathworks.design.UnresolvedLibLinks |
| 需求一致性 | 请参阅针对需求链接的模型顾问检查 | |
| HDL Coder | 请参阅HDL Code Advisor Checks (HDL Coder) | |
用于高完整性系统建模的模型检查
您可以运行模型顾问来检查您的模型或子系统是否符合高完整性系统模型安全标准的选定方面。
要检查是否符合高完整性系统模型标准，请从 By Task > Modeling Standards for DO-254 > High-Integrity Systems 运行高完整性检查：
下表列出了高完整性系统模型检查及其对应的支持 DO-254 安全标准的建模规范。有关高完整性建模规范的详细信息，请参阅高完整性系统建模。
HDL 代码顾问检查
HDL Coder™ 中的 HDL 代码顾问和模型顾问检查验证并更新您的 Simulink® 模型或子系统，以确保与 HDL 代码生成的兼容性。Code Advisor 检查以下内容：
模型配置设置
端口和子系统设置
模块和模块设置
原生浮点支持
行业标准规范
下表列出了由 DO-254 安全标准支持的 HDL 代码顾问检查：
| HDL 代码顾问检查 | 描述 |
|---|---|
| Check for infinite and continuous sample time sources (HDL Coder) | 检查具有连续采样时间的源模块。 |
| Check for unsupported blocks (HDL Coder) | 检查 HDL 代码生成不支持的模块。 |
| Check for large matrix operations (HDL Coder) | 检查大型矩阵运算。 |
| 标识未连接的信号线、输入端口和输出端口 | 检查未连接的信号线或端口。 |
| 标识禁用的库链接 | 搜索模型中禁用的库链接。 |
| 标识未解析的库链接 | 搜索模型中未解析的库链接，未解析的库链接会导致找不到指定的库模块。 |
| Check for MATLAB Function block settings (HDL Coder) | 检查 MATLAB Function 模块的 HDL 兼容设置。 |
| Check for Stateflow chart settings (HDL Coder) | 检查 Stateflow® Chart 模块的 HDL 兼容设置。 |
| 检查 Delay、Unit Delay 和 Zero-Order Hold 模块的速率转换 | 识别用于速率转换的 Delay、Unit Delay 或 Zero-Order Hold 模块。用实际 Rate Transition 模块替换这些模块。 |
| Check for unsupported storage class for signal objects (HDL Coder) | 检查信号对象存储类是 'ExportedGlobal'、'ImportedExtern' 还是 'ImportedExternPointer' |
| Check file extension (HDL Coder) | 检查包含实体的 VHDL 文件的文件扩展名。 |
| Check naming conventions (HDL Coder) | 检查 EDA 工具使用的标准关键字。 |
| Check top-level subsystem/port names (HDL Coder) | 检查顶层模块/实体和端口名称。 |
| Check module/entity names (HDL Coder) | 检查模块/实体名称。 |
| Check signal and port names (HDL Coder) | 检查信号和端口名称长度。 |
| Check package file names (HDL Coder) | 检查包含包的文件名。 |
| Check generics (HDL Coder) | 检查顶层子系统的泛型。 |
| Check clock, reset, and enable signals (HDL Coder) | 检查时钟、重置和使能信号的命名约定。 |
| Check architecture name (HDL Coder) | 检查生成的 HDL 代码中的 VHDL 架构名称。 |
| Check entity and architecture (HDL Coder) | 检查 VHDL 实体和架构是否在同一文件中说明。 |
| Check clock settings (HDL Coder) | 检查对时钟信号的限制。 |
| Check for global reset setting for Xilinx and Altera devices (HDL Coder) | 检查 Altera® 设备的异步重置设置和 Xilinx® 设备的同步重置设置。 |
| Check inline configurations setting (HDL Coder) | 检查您是否启用了 InlineConfigurations。 |
| Check algebraic loops (HDL Coder) | 检查模型中是否存在代数环。 |
| Check for visualization settings (HDL Coder) | 检查模型的显示设置：端口数据类型和采样时间颜色编码。 |
| Check delay balancing setting (HDL Coder) | 检查是否启用了 Balance Delays。 |
Check for model parameters suited for HDL code generation (HDL Coder) | 检查是否为 HDL 代码生成设置了模型参数。 |
| Check for double data types in the model (HDL Coder) | 检查模型中的 double 数据类型。 |
| Check for Data Type Conversion blocks with incompatible settings (HDL Coder) | 检查 Data Type Conversion 模块的转换模式。 |
| Check for HDL Reciprocal block usage (HDL Coder) | 检查 HDL Reciprocal 模块是否未使用浮点类型。 |
| Check for Relational Operator block usage (HDL Coder) | 检查使用浮点类型的 Relational Operator 模块是否具有布尔输出。 |
| Check for unsupported blocks with Native Floating Point (HDL Coder) | 检查不支持使用原生浮点的模块。 |
| Check for blocks that have nonzero output latency (HDL Coder) | 检查使用原生浮点且具有非零输出延迟的模块。 |
| Check blocks with nonzero ULP error (HDL Coder) | 检查使用原生浮点且具有非零 ULP 误差的模块。 |
| Check for single datatypes in the model (HDL Coder) | 检查模型中的 single 数据类型。 |
| Check for invalid top level subsystem (HDL Coder) | 检查对于 HDL 代码生成来说不能在顶层的子系统。 |
