主要内容

实现缺失覆盖率

识别缺失并生成全面的测试

使用 Simulink® Design Verifier™ 可识别和处理在初始仿真或验证之后仍未测试到的模型或生成代码部分。它会自动生成针对这些未覆盖元素的额外测试输入,从而增加整体模型覆盖率。

通过识别和测试未测试到的逻辑路径,这有助于符合要求高结构覆盖率的标准(例如 ISO 26262、DO-178C 和 IEC 61508)。

主题

实现缺失覆盖率