模型引用

R2026b

将模型作为模块重用于其他模型

模型引用允许您使用 Model 模块引用另一个模型，从而创建层次结构。每个引用模型都有明确定义的接口，用于指定其输入和输出的特征。此接口确保引用模型的功能独立于其在层次结构中的位置。模型引用特别有利于将一个大型设计分区为包含若干较小设计的层次结构，以实现代码重用、模块化开发和加速仿真。

模型设置

将为模型引用生成的 VHDL 或 SystemVerilog 代码置于单一库中	Generate VHDL or SystemVerilog code in separate libraries
从封装子系统生成参数化 HDL 代码	Generate reusable HDL code for subsystems
在生成的 HDL 代码中保留总线结构体	Generate code with VHDL record or SystemVerilog structure types (自 R2022b 起)
代码重用	Specify whether to generate a reusable file for subsystems (自 R2022a 起)

Generate Parameterized Code for Referenced Models
Generate VHDL^® generic, Verilog^® or SystemVerilog parameter for model arguments in a model reference.
Model Referencing for HDL Code Generation
Generate HDL code for referenced models.
Generate Incremental HDL Code for Referenced Models
When incremental code is generated for referenced models.
Set Configuration Parameters for HDL Code Generation of Model Hierarchies
Satisfy model reference hierarchy requirements to enable HDL code generation.
Generate Black Box Interface for Referenced Model
Specify a black box implementation for the Model block when you already have legacy or manually-written HDL code.

为永磁同步电机 (PMSM) 的磁场定向控制 (FOC) 算法生成 HDL 代码。