Simulink Design Verifier 分析的最佳做法
Simulink® Design Verifier™ 分析的最佳做法、注意事项和支持限制
Simulink Design Verifier 为 Simulink 功能提供不同级别的支持。如果您的模型包含部分支持的模块，您可以启用自动插桩或避免在您分析的模型中使用不支持的功能。
主题
最佳做法和注意事项
- Simulink Design Verifier 模块库
访问 Simulink Design Verifier 模块库。 - 使用自动插桩处理不兼容问题
如何使用自动插桩。 - Simulink Design Verifier 中的修改条件和决策覆盖率
描述 Simulink Design Verifier 和 Simulink Coverage™ 中 MCDC 覆盖率之间的差异。 - Simulink Design Verifier 中的增强 MCDC 覆盖率
描述增强型 MCDC 覆盖率概念和工作流程。 - 增强 MCDC 分析的分析模型
分析增强 MCDC 目标的模型。 - 逻辑运算短路
解释 Simulink Design Verifier 如何对逻辑模块进行短路处理。 - Simulink Design Verifier 如何通过验证结果报告近似值
描述 Simulink Design Verifier 如何通过验证结果报告近似值。
支持限制详细信息
- Simulink Design Verifier 对 Simulink 软件功能的支持限制
列出 Simulink Design Verifier 不支持的 Simulink 软件功能。 - Simulink Design Verifier 中支持和不支持的 Simulink 模块
列出 Simulink Design Verifier 支持和不支持的 Simulink 模块。 - Model 模块的支持限制
Simulink Design Verifier 支持 Model 模块，但有一些限制。 - Stateflow 软件功能的支持限制
列出 Simulink Design Verifier 和 Fixed-Point Designer™ 软件不支持的 Stateflow® 软件功能。 - 对 MATLAB 代码生成的支持限制
列出与 Simulink Design Verifier 软件对 MATLAB® 代码生成的支持关联的限制。 - S-Function 和 C/C++ 代码的支持限制和注意事项
描述 Simulink Design Verifier 中 S-Function 和生成代码的限制和注意事项。 - 分析包含计数器和计时器的模型
在模型中处理计数器和计时器以避免 Simulink Design Verifier 分析过于复杂化的最佳做法。 - 逻辑运算短路
解释 Simulink Design Verifier 如何对逻辑模块进行短路处理。
