分析中不支持的 Simulink 模块

如果 Simulink^® Design Verifier™ 无法分析模型元素，则该工具会尝试为该元素插桩，并使用该桩件继续分析模型。有关详细信息，请参阅使用自动插桩处理不兼容问题。但是，如果无法进行插桩，则 Simulink Design Verifier 认为模型元素不受支持，并且该模型与分析不兼容。

以下各节描述分析支持或不支持的模型元素，包括不支持的模块和其他限制。

Commonly Used Blocks 库

Commonly Used Blocks 库包含来自其他库的模块。Commonly Used Blocks 库中不受支持的模块列在其各自的库下。

Continuous 库

Simulink Design Verifier 不支持 Continuous 库中的模块，但 Descriptor State-Space 模块除外。

Discontinuities 库

Simulink Design Verifier 支持 Discontinuities 库中的所有模块。

Discrete 库

Simulink Design Verifier 不支持离散库中的 Discrete State-Space 和 Discrete Zero-Pole 模块。

Logic and Bit Operations 库

当 Logical Operator 模块有超过 100 个输入时，Simulink Design Verifier 不支持该模块。

Lookup Tables 库

当插值方法或外插方法设置为 Akima 样条时，Simulink Design Verifier 不支持这些模块：

1-D Lookup Table
2-D Lookup Table
n-D Lookup Table

Math Operations 库

Simulink Design Verifier 支持数学运算库中的所有模块。

Model Verification 库

Simulink Design Verifier 支持 Model Verification 库中的所有模块。

Model-Wide Utilities 库

Simulink Design Verifier 不支持 Model-Wide Utilities 库中的 Timed-Based Linearization 和 Trigger-Based Linearization 模块。

Ports & Subsystems 库

Simulink Design Verifier 不支持端口和子系统库中的以下模块：

模块	支持说明
Enabled Subsystem	设计范围检查不会考虑连接到子系统输出端口的模块的指定最小值和最大值。有关设计范围检查的详细信息，请参阅检查指定的最小值和最大值违规。 Simulink Design Verifier 会在测试生成过程中将 Enabled Subsystem 视为短路。
Enabled and Triggered Subsystem	当触发控制信号指定了定点数据类型时不支持。设计范围检查不会考虑连接到子系统输出端口的模块的指定最小值和最大值。有关设计范围检查的详细信息，请参阅检查指定的最小值和最大值违规。 Simulink Design Verifier 会在测试生成过程中将 Enabled and Triggered Subsystem 视为短路。
Function-Call Subsystem	设计范围检查不会考虑连接到子系统输出端口的模块的指定最小值和最大值。有关设计范围检查的详细信息，请参阅检查指定的最小值和最大值违规。
Function Element	不支持。
Function Element Call	不支持。
In Bus Element	对于软件在环 (SIL) 代码分析，不支持。
Message Polling Subsystem	不支持。
Message Triggered Subsystem	不支持。
Triggered Subsystem	当触发控制信号指定了定点数据类型时不支持。设计范围检查不会考虑连接到子系统输出端口的模块的指定最小值和最大值。有关设计范围检查的详细信息，请参阅检查指定的最小值和最大值违规。 Simulink Design Verifier 会在测试生成过程中将 Enabled Subsystem 视为短路。
Variant Subsystem	当变体激活时间设置为 `startup` 时，Simulink Design Verifier 会分析所有变体选择项。对于其余类型的变体激活时间，Simulink Design Verifier 仅会分析活动变体选择项。

Signal Attributes 库

Simulink Design Verifier 支持信号属性库中的所有模块。

Signal Routing 库

Simulink Design Verifier 不支持 Signal Routing 库中的以下模块：

模块	支持说明
Manual Switch	Manual Switch 模块与软件兼容，但分析会忽略模型中的该模块。分析不会将该模块的覆盖率目标标记为可满足或无法满足。系统会收集 Manual Switch 模块的模型覆盖率数据。
Parameter Writer	不支持。

模块

支持说明

Manual Switch

Manual Switch 模块与软件兼容，但分析会忽略模型中的该模块。分析不会将该模块的覆盖率目标标记为可满足或无法满足。

系统会收集 Manual Switch 模块的模型覆盖率数据。

Parameter Writer

不支持。

Sinks 库

Simulink Design Verifier 不支持 Sinks 库中的 Record 和 Stop Simulation 模块。

Sources 库

Simulink Design Verifier 不支持 Sources 库中的以下模块：

模块	支持说明
Band-Limited White Noise	不支持。
Constant	如果常量值为 `inf` 或 `nan`，则不支持。
From File	当 MAT 文件数据以 MATLAB^® `timeseries` 格式存储时不支持
From Spreadsheet	不支持。
In Bus Element	如果为 In Bus Element 模块定义了 `Simulink.Bus` 类型，则支持。
Playback	不支持。
Random Number	不支持。
Signal Editor	不支持。
Signal Generator	如果波形为 `random`，则不支持。
Uniform Random Number	不支持。

User-Defined Functions 库

Simulink Design Verifier 不支持 User-Defined Functions 库中的以下模块：

模块	支持说明
Initialize Function	对于包含 Parameter Writer 模块的 Initialize function，不支持。不支持作为子系统分析的目标。
Level-2 MATLAB S-Function	不支持。
MATLAB Function	支持。有关限制，请参阅Simulink Design Verifier 中对 MATLAB 代码生成的限制。
MATLAB System	测试生成支持决策、条件和 MCDC 覆盖率目标。不支持增强的 MCDC、关系边界和自定义测试目标。属性证明不支持自定义证明目标。不会为覆盖率目标分析赋值语句中的逻辑表达式。有关更多限制，请参阅Simulink Design Verifier 中对 MATLAB 代码生成的限制。
S-Function Builder	支持。有关限制，请参阅Simulink Design Verifier 中 S-Function 和 C/C++ 代码的限制和注意事项。
Simulink Function	有关导出函数模型的相关限制，请参阅限制。不支持非导出函数模型引用中的全局 Simulink 函数。
Observer Reference (Simulink Test)	支持。