Signal Integrity Toolbox

 

Signal Integrity Toolbox

对高速串行和并行链路进行仿真和分析

串行链路分析

使用串行链路设计器对多千兆串行链路进行端到端的预布局分析。使用 IBIS-AMI 模型、PCB 走线、过孔和连接器来分析损耗、反射、串扰等。

并行链路分析

使用并行链路设计器可以确定高速并行链路的建立和保持时序以及电压裕度。分析并行接口是否符合时序和信号完整性约束。

标准合规性

提供 40 多种针对 PCIe、DDR、USB、以太网和其他标准的合规性套件,可检查串行和并行链路是否符合行业标准。

设计空间探索

通过扫描参数和通道进行试验设计。使用 Parallel Computing Toolbox™ 加速大规模分析。

IBIS-AMI 模型仿真

SerDes Toolbox™ 中使用 Signal Integrity Link 对话框构建和导入 IBIS-AMI 模型,从而简化您的工作流程。您也可以使用第三方 IC 公司提供的 IBIS-AMI 模型来分析串行和并行链路性能。

布局后验证

利用 RF PCB Toolbox™,创建工作流程以导入 PCB 原理图并进行布局后信号完整性验证。

波形可视化

使用信号完整性查看器从 S 参数和 HSPICE 模型创建波形和比较图。