什么是 IP 核？

IP 核（又名半导体知识产权核）是 FPGA、可编程片上系统 (SoC) 和 ASIC 设计中的可重用 HDL 组件。

在 FPGA 和可编程 SoC 中，IP 核充当着构建模块的角色。您可以使用 AMD 的 Vivado™ IP Integrator 或英特尔的 Platform Designer 等设计工具将其集成到完整实现中。AMBA^® AXI 第 4 版 AXI 互连协议（通常称为 AXI4）已成为 IP 核内存映射和流化数据的行业标准协议。

您可以结合使用 HDL Coder™ 中的 IP 核生成工作流和 Embedded Coder^® 中的 C/C++ 代码生成功能从 MATLAB^® 代码或 Simulink^® 模型生成 IP 核，并将其作为以 AMD Zynq™ SoC 和 Versal™ Adaptive SoCs 与 Intel^® SoC FPGA 为部署目标的自动化硬件软件工作流的一部分。

使用 HDL Coder 的 IP 核生成工作流，您可以将生成的 IP 核插入参考设计，并为 SoC 硬件生成 FPGA 比特流。

这些 IP 核生成工作流可生成自定义 IP 核，这些 IP 核符合 AMD 和英特尔支持的 AXI4 接口以及适用于 AMD 设备的 AXI4-Lite 和 AXI4-Stream 协议。

参考设计是预定义的嵌入式系统集成项目。它包含使用英特尔或 AMD 软件将您的设计部署到 SoC 平台所需的所有元素，但您生成的自定义 IP 核和嵌入式软件除外。您可以手动生成并注册自定义参考设计，也可以使用 SoC Blockset™ 从 Simulink 中的 SoC Blockset 模型自动导出自定义参考设计。

有关其他详细信息，请参阅 HDL Coder™。